- 求助:用Verilog写程序时,如何解决两个模块之间输出信号... (12篇回复)
- 在cyclone iv 上调试DDR2,发现mclk_n一直为0? (0篇回复)
- QII中的Timequest报警问题 (0篇回复)
- FPGA读取ov7620摄像头问题 (2篇回复)
- 哪位有fpga直接驱动vga屏的verilog代码 (12篇回复)
- 求助:verilog编写程序,如何使两模块的信号同时输出? (6篇回复)
- 关于友晶SD卡SD模式的疑问? (30篇回复)
- ACTEL LATTICE CPLD USB 下载线原理图 (12篇回复)
- PCIE大数据量传输,描述符太多了 (2篇回复)
- xilin 求助!!有木有好心人帮助一下 (4篇回复)
- [求救]我遇到个小问题,求大侠不吝赐教...感激涕零.... (18篇回复)
- 关于.sof和.pof文件大小的疑惑???高手帮忙 (5篇回复)
- FPGA接高速AD出现问题 (3篇回复)
- 大跃进之FPGA--新手使用modelsim,仿真ep1c3内部M4K建立的rom失败 (24篇回复)
- 求助:nios里面有DPRAM控制器吗?我使用的是quartus9.1。。。... (1篇回复)
- 求助:Spartan6连接ddr2后芯片温度太高了 (5篇回复)
- 24Cxx verilog model (1篇回复)
- 求助!!!fpga AS下载成功,但上电配置FPGA不成功 (18篇回复)
- 想要捕捉时速40km的运动物,怎么选择成像元件 (13篇回复)
- 一本书:VHDL语言与FPGA设计:基于Protel DXP开发平台 (15篇回复)
- quartus II 10 SOPC加入DDR SDRAM时出错:Error: Following DDIO Output nod... (2篇回复)
- 急求关于JTAG下载配置芯片成功后起不来 (4篇回复)
- ADS1271 VHDL代码 (14篇回复)
- fpga里面是不是只允许检测一路时钟。 (17篇回复)
- 为什么Verilog任务模块在modelsim测试中输出是未知值?? (1篇回复)
- 线性CCD感光元件可以拍摄高速移动物体的成像吗 (16篇回复)
- FPGA例程 (6篇回复)
- 抢楼送的 FPGA黑金开发板 收到,发图炫耀下。 (10篇回复)
- avic兄送的FPGA黑金开发板收到了,发图致谢 (25篇回复)
- 双口RAM做数据延时 (3篇回复)
- FPGA开发经验之task与funtion的使用 (1篇回复)
- 【资料分享】最新Altera 产品目录13.0版.PDF(中文版的哦!) (9篇回复)
- DDR2全速率和半速率的区别 ? (0篇回复)
- 关于FPGA和单片机通信的问题!【恢复】 (14篇回复)
- 如何分配EPCS的管脚 (7篇回复)
- FPGA开发经验整理之verilog中的参数化传递 (1篇回复)
- set_instance_assignment是QSF命令吧?能否转换为sdc? (2篇回复)
- 分析一段SDRAM的初始化状态机代码,有些不明白的地方请教 (0篇回复)
- 共享通过STM32 FSMC 读写FPGA Verilog 例子 (28篇回复)
- timequest的set input delay ,搞不清楚 max,min相对什么来说的? (2篇回复)
- 共享自己收藏的Verilog经验文档 (8篇回复)
- 分享一个关于Verilog代码编辑器NOTEPAD的快捷操作方式 (1篇回复)
- 求助:spartan6连接ddr3地址线连接问题 (1篇回复)
- 闲来无聊,写了个ads1118的控制器。 (11篇回复)
- 使用 cyclone iv 的RGMII, 输入输出放在不同bank上,是否可以? (4篇回复)
- AD9854相位差问题 (0篇回复)
- verilog程序中一个信号经过逻辑优化后被固定置为0,咋办 (8篇回复)
- altera的timequest时序约束,请教 set input delay 的作用 ? (0篇回复)
- 求教,一个以太网 的 phy的输入时序图,setup time 为负值? (2篇回复)
- 请教一下XILINX XC3S50AN 的内部EEPROM应该如何才能利用起来 (6篇回复)
- 请教关于FPGA控制VGA问题 (3篇回复)
- altera时序约束 虚拟时钟 ? (0篇回复)
- Verilog中always电平敏感信号列表的一点问题 (19篇回复)
- ---- 大大们分析一下,为什么脉冲计数不对?---- (4篇回复)
- stm32与FPGA(A3PN060)之间通讯 (16篇回复)
- altera的一个培训资料,什么是 golden sdc? (0篇回复)
- 关于FPGA图像处理 (25篇回复)
- 谁有Altera FPGA CPLD设计基础/高级篇的光盘资料,EDA先锋工作室 (7篇回复)
- 请教个时序图问题,图中 clock delay 、data delay的含义? (2篇回复)
- 得altera原厂开发板一块, 可惜万恶的hsmc接口啊。。。 (51篇回复)
- NIOS下char数组的疑问? (6篇回复)
- EPM240到底能烧写多少次?文档中写的只有100次?这么脆弱? (20篇回复)
- 求高人!上电后nios有时没有从epcs启动 (4篇回复)
- TW2867测试求助 (1篇回复)
- 被Cyclone III搞得死去活来,特来求教。epcs@ciii复位无法boot ------------问题解决 (15篇回复)
- 求 ZRtech cyclone IV 开发板的 光盘 (5篇回复)
- NIOS II Debug..中是否能用 SignalTap II? (7篇回复)
- 使用CYCLONE IV, 正在调DDR2,突发为4,地址计算? (0篇回复)
- FPGA CYCLONE 與 DDR2的怪異現象 (4篇回复)
- 请教异步fifo读问题 (2篇回复)
- 新手打算学FFGA (7篇回复)
- 同步双口RAM问题求教 (18篇回复)
- 跪求特权同学的玩转FPGA的所有例程,或者PDF档!!! (11篇回复)
- cordic计算sin,cos出错 (5篇回复)
- ep4ce115f29c7是否可以和400MHz 的ddr2 配套使用 ? (3篇回复)
- 人民币1w解决altera的cyclone ii--EP2C5Q208C8N的LVDS接收问题 (45篇回复)
- 任意波形手绘发生器,图片+论文(含有部分源码) (8篇回复)
- 大家谁做过cyclone iv的 远程更新没有,用什么格式文件? (4篇回复)
- modelsim 10.0a license,需要的顶呀! (32篇回复)
- FPGA驱动DS18b20&红外解码 (11篇回复)
- 有没有视频输出的设备通过BNC口给电路板? (0篇回复)
- 收到<芯天地>FPGA开发板感谢一下,顺便秀秀1万元的开发板 (21篇回复)
- 请教各位Quartus的FIR滤波器IP核的输出位数的有效值怎么确定 (8篇回复)
- 请问A/D转换芯片,单极性输出和双极性输出有什么区别啊!谢谢 (8篇回复)
- 一个always块中同时处在两个状态机中 (5篇回复)
- 现在的激光测距仪用的是什么二极管来接受被物体反射回来的激光了 (34篇回复)
- 收到avic发放的福利-FPGA板子-晒图 (2篇回复)
- 自己在网上找的signaltap ii的资料 (6篇回复)
- 中国第一款低功耗FPGA 京微雅格CME-HR(黄河)系列FPGA产品 (51篇回复)
- 京微雅格发布国内最高性能FPGA CME-M7(华山)系列 (24篇回复)
- verilog 程序写好以后,硬件不布线 (11篇回复)
- X-HDL 4.25和谐版 (5篇回复)
- CPLD 上用Modbus 的可行性? (26篇回复)
- ======== 简单的sdram读写测试程序 ======== (0篇回复)
- FPGA管脚问题请教大神 (5篇回复)
- 怎么样用verilog来写VGA画线 (1篇回复)
- FPGA 做插补运算太耗资源了 (35篇回复)
- 搞FPGA 的工程师,就那么不值钱嘛!元芳,你怎么看? (54篇回复)
- 发一个开源的兼容ARM9指令集的内核,1800行注释的源代码 (14篇回复)
- 有个USB数据采集卡的方案需找合作方 (19篇回复)