论坛首页 › FPGA › altera的timequest时序约束，请教 set input delay 的作用 ？

atom100 发表于 2014-7-10 07:41:59

altera的timequest时序约束，请教 set input delay 的作用 ？

本帖最后由 atom100 于 2014-7-10 07:52 编辑

如图所示：




通过   set input delay 增加了1.2ns的延迟时间，这个延迟 是加在 launch time和 数据到达 时刻之间了吗？

查看完整版本: altera的timequest时序约束，请教 set input delay 的作用 ？