ADS1271 VHDL代码
最近拿到了一片24-bit 105ksps ADC 型号是：ADS1271用VHDL写了SPI模式的通信
已经在板子上测试过了
FPGA@50MHz
有没有C语言的？ 学习了。 Thank you. lixianghappy 发表于 2013-8-14 10:03 static/image/common/back.gif
有没有C语言的？
FPGA支持C了？ 最近也看上ADS1271，不知道楼主用了觉得这款ADC怎么样啊，我打算前面配个OPA280和DG408做多路采集 jeffwei 发表于 2013-9-18 18:53 static/image/common/back.gif
最近也看上ADS1271，不知道楼主用了觉得这款ADC怎么样啊，我打算前面配个OPA280和DG408做多路采集 ...
首先要从Σdelt ADC的工作原理说起。这种ADC采用的是数字滤波技术进行AD转换的，其实你可以简单的理解成里面有一个1位的SAR ADC以及比较器和采样电路构成前端。那么ADC输出的转换的值就只有0和1。输入的模拟量不同，输出的0和1的密度就不相同。ADC后端有一个数字滤波器把这一串数据进行滤泡，变成一个数据。如果你连续采样一个数据，那么一个105KSPS的sigma －delta ADC的转化速率就是105Ksps ，但是一旦进行切换，那么速度一下子就会慢非常多，因为原来的一串数据全部是无效的，要重新采样，再进行滤波，一般转换速度会变为原来的几十分之一或者更低，这要取决于ADC后端的滤波器要重新去多少个数据，每个数据需要多长时间。因此这个类型的ADC是不适合多多通道切换的。
建议：
（1）如果是2个通道，要求速度50K左右，可以选择2个ads1 271 或者换成16bit的SAR型ADC。当然SAR ADC一般只有16bit精度
（2） 换ADS1672或者AD7760来试试 fulitun 发表于 2013-11-5 20:59 static/image/common/back.gif
首先要从Σdelt ADC的工作原理说起。这种ADC采用的是数字滤波技术进行AD转换的，其实你可以简单的理解成 ...
知道切换很慢，ad7705就是
要速度高点就SAR的ADC
我要的是精度，不是速度，所以无所谓啦 说实话，ADS1721这类支持SPI接口的ADC没有什么控制时序的问题，对于FPGA更是简单，就一个移位的问题。
问楼主个问题，信噪比做到多少？我一直用这个片子，High-speed mode，信噪比始终不能做到手册上的106dB，而且差很远，只有92dB。
jeffwei 发表于 2013-9-18 18:53
最近也看上ADS1271，不知道楼主用了觉得这款ADC怎么样啊，我打算前面配个OPA280和DG408做多路采集 ...
理论上三角积分转换通道是3C原则（ADI说的，就是三个转换周期废掉了），但是看TI的论坛上，有人说实际上时间更长。
我是在学校用的这款芯片，双通道用了两块AD板子（自己设计，自己手工做的，要PCB图可以PM我）。
even777 发表于 2013-11-10 18:02
说实话，ADS1721这类支持SPI接口的ADC没有什么控制时序的问题，对于FPGA更是简单，就一个移位的问题。
问 ...
5V的压摆，24bit精度，对电源要求很高吧。这块芯片的最高性能应该不好开发……
我们实验室条件太差，示波器太差，也就没有追求高精度了…… 用这款芯片主要是应为以前做一个数据采集加FFT，为了准确性和简洁性（三角积分型对前端电路要求小，这种AD更接近数字电路）。
因为用FPGA可以保证时域采样的精确性，这样频域分析的频率才准确。所以用FPGA驱动ADS1271。 tabbyzwei 发表于 2014-1-24 23:00
理论上三角积分转换通道是3C原则（ADI说的，就是三个转换周期废掉了），但是看TI的论坛上，有人说实际上 ...
谢谢，根据AD7705的使用经验，Delta-Sigma架构的ADC切换通道确实慢，实际绝对不只3个周期，只是看到这个信号自身速度较快，实际上要是最终精度要求不那么高，可以试试TI的ADS8881之类的18BIT SAR，有pin兼容的低速和16bit型号 最近也在用ADS1271 回家电脑上瞧瞧
页:
[1]