搜索
bottom↓
回复: 14

ADS1271 VHDL代码

[复制链接]

出0入0汤圆

发表于 2013-7-24 11:13:28 | 显示全部楼层 |阅读模式
最近拿到了一片24-bit 105ksps ADC 型号是:ADS1271

用VHDL写了SPI模式的通信

已经在板子上测试过了

FPGA@50MHz



本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

阿莫论坛20周年了!感谢大家的支持与爱护!!

曾经有一段真挚的爱情摆在我的面前,我没有珍惜,现在想起来,还好我没有珍惜……

出0入0汤圆

发表于 2013-8-14 10:03:54 | 显示全部楼层
有没有C语言的?

出0入0汤圆

发表于 2013-8-21 19:14:04 | 显示全部楼层
学习了。

出0入0汤圆

发表于 2013-8-21 19:35:19 | 显示全部楼层
Thank you.

出0入0汤圆

发表于 2013-8-21 20:06:34 | 显示全部楼层
lixianghappy 发表于 2013-8-14 10:03
有没有C语言的?

FPGA支持C了?

出0入0汤圆

发表于 2013-9-18 18:53:17 | 显示全部楼层
最近也看上ADS1271,不知道楼主用了觉得这款ADC怎么样啊,我打算前面配个OPA280和DG408做多路采集

出0入4汤圆

发表于 2013-11-5 20:59:56 | 显示全部楼层
jeffwei 发表于 2013-9-18 18:53
最近也看上ADS1271,不知道楼主用了觉得这款ADC怎么样啊,我打算前面配个OPA280和DG408做多路采集 ...

首先要从Σdelt ADC的工作原理说起。这种ADC采用的是数字滤波技术进行AD转换的,其实你可以简单的理解成里面有一个1位的SAR ADC以及比较器和采样电路构成前端。那么ADC输出的转换的值就只有0和1。输入的模拟量不同,输出的0和1的密度就不相同。ADC后端有一个数字滤波器把这一串数据进行滤泡,变成一个数据。如果你连续采样一个数据,那么一个105KSPS的sigma -delta ADC的转化速率就是105Ksps ,但是一旦进行切换,那么速度一下子就会慢非常多,因为原来的一串数据全部是无效的,要重新采样,再进行滤波,一般转换速度会变为原来的几十分之一或者更低,这要取决于ADC后端的滤波器要重新去多少个数据,每个数据需要多长时间。因此这个类型的ADC是不适合多多通道切换的。

建议:

(1)如果是2个通道,要求速度50K左右,可以选择2个ads1 271 或者换成16bit的SAR型ADC。当然SAR ADC一般只有16bit精度

(2) 换ADS1672或者AD7760来试试

出0入0汤圆

发表于 2013-11-6 13:08:09 | 显示全部楼层
fulitun 发表于 2013-11-5 20:59
首先要从Σdelt ADC的工作原理说起。这种ADC采用的是数字滤波技术进行AD转换的,其实你可以简单的理解成 ...

知道切换很慢,ad7705就是
要速度高点就SAR的ADC
我要的是精度,不是速度,所以无所谓啦

出0入0汤圆

发表于 2013-11-10 18:02:06 | 显示全部楼层
说实话,ADS1721这类支持SPI接口的ADC没有什么控制时序的问题,对于FPGA更是简单,就一个移位的问题。

问楼主个问题,信噪比做到多少?我一直用这个片子,High-speed mode,信噪比始终不能做到手册上的106dB,而且差很远,只有92dB。

出0入0汤圆

 楼主| 发表于 2014-1-24 23:00:40 | 显示全部楼层
jeffwei 发表于 2013-9-18 18:53
最近也看上ADS1271,不知道楼主用了觉得这款ADC怎么样啊,我打算前面配个OPA280和DG408做多路采集 ...

理论上三角积分转换通道是3C原则(ADI说的,就是三个转换周期废掉了),但是看TI的论坛上,有人说实际上时间更长。
我是在学校用的这款芯片,双通道用了两块AD板子(自己设计,自己手工做的,要PCB图可以PM我)。

出0入0汤圆

 楼主| 发表于 2014-1-24 23:03:11 | 显示全部楼层
even777 发表于 2013-11-10 18:02
说实话,ADS1721这类支持SPI接口的ADC没有什么控制时序的问题,对于FPGA更是简单,就一个移位的问题。

问 ...

5V的压摆,24bit精度,对电源要求很高吧。这块芯片的最高性能应该不好开发……
我们实验室条件太差,示波器太差,也就没有追求高精度了……

出0入0汤圆

 楼主| 发表于 2014-1-24 23:40:13 | 显示全部楼层
用这款芯片主要是应为以前做一个数据采集加FFT,为了准确性和简洁性(三角积分型对前端电路要求小,这种AD更接近数字电路)。
因为用FPGA可以保证时域采样的精确性,这样频域分析的频率才准确。所以用FPGA驱动ADS1271。

出0入0汤圆

发表于 2014-1-25 13:46:53 | 显示全部楼层
tabbyzwei 发表于 2014-1-24 23:00
理论上三角积分转换通道是3C原则(ADI说的,就是三个转换周期废掉了),但是看TI的论坛上,有人说实际上 ...

谢谢,根据AD7705的使用经验,Delta-Sigma架构的ADC切换通道确实慢,实际绝对不只3个周期,只是看到这个信号自身速度较快,实际上要是最终精度要求不那么高,可以试试TI的ADS8881之类的18BIT SAR,有pin兼容的低速和16bit型号

出0入0汤圆

发表于 2014-7-2 21:48:42 | 显示全部楼层
最近也在用ADS1271

出0入0汤圆

发表于 2014-7-17 14:51:59 来自手机 | 显示全部楼层
回家电脑上瞧瞧
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-8-27 00:16

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表