- verilog中的缩位运算符|是不是很占逻辑资源? (4篇回复)
- 视频解码芯片解码问题 (7篇回复)
- 5分钟学会使用CPLD.pdf (133篇回复)
- 求助:Cordic算法计算反正切,再通过自定义指令整合到nios... (0篇回复)
- verilog中给存储器数组赋值,综合总有错误,请教一下大家 (16篇回复)
- [ZT] cordic算法的Verilog实现---申请酷帖 (6篇回复)
- VGA视频格式转换处理 - 项目外包 (9篇回复)
- FPGA做的PAL视频采集系统。 (16篇回复)
- 请教各位:MAXII EPM240内置弱上拉如何开启呢? (3篇回复)
- FPGA芯片发热,但jtag as 下载都是正常的。 (14篇回复)
- fifo串口连续写入出错,已经纠结三天了 (5篇回复)
- 新做: cyclone III FPGA 最小系统板 (36篇回复)
- FPGA 7寸液晶屏 ucGUI移植 源码奉献 (21篇回复)
- FPGA新手求助:WARNING: No extended dataflow license exists (10篇回复)
- 10uF的电容, 有陶瓷和钽电容 两种,选择哪个好? (36篇回复)
- FPGA论坛最近冷清,发帖讨论一下XILINX7系列 FPGA 开发板的价位 (18篇回复)
- 用ALTERA的University_Program的IP核在NIOS下驱动不成功. (0篇回复)
- -------------- 为什么FIFO仿真输出总是高阻态啊?------------ (1篇回复)
- 通过SOPC的DMA将IO口输入的AD采样值传输至SDRAM,DMA时钟是什... (0篇回复)
- 求助!Xilinx xc6slx150型号FPGA外接SPI flash在低温时无法启动! (38篇回复)
- 开源 新鲜出炉,16路串口接收模块 (46篇回复)
- iCore2 VGA 模块,让同事录了几个教学视频让大家看看 (21篇回复)
- 多引脚BGA封装的FPGA两种不同的FANOUT方法对比 (7篇回复)
- QuartusII9.0里的NCO ip核用不了咋办? (0篇回复)
- ISE软件求助 (9篇回复)
- FPGA/CPLD这东西用的多吗? (10篇回复)
- TSC2046 在没有触摸的时候 触摸值达到2000-4000,怎么回事呢 (2篇回复)
- SmartFusion2系统级芯片现场可编程门阵列产品系列 (6篇回复)
- 基于分布式算法(DA)的FIR滤波器的查找表设计 (1篇回复)
- modelsim一仿真就自动关闭 (17篇回复)
- 继续延续基于FPGA的NES移植,求各位感兴趣的一起讨论一下 (8篇回复)
- FPGA里的VREF管脚接法 (8篇回复)
- 经验分享: 用USB Blaster读写SPI Flash,支持大量型号! (18篇回复)
- 本人收藏的所有SDRAM资料,包括verilog控制代码,原理等等 (422篇回复)
- 刚推出一个 n 合 1 调试器,给大家过过目 (141篇回复)
- DS1302做的万年历-1602C液晶显示(atmega16-ICC) (12篇回复)
- AD9288模块调试成功 上电路图和无码大图 (27篇回复)
- 寻做过CCD测量的小伙伴,交流交流 (27篇回复)
- 看到有发硕士论文的,咱也共享一下 (18篇回复)
- 手把手教你学习FPGA入门系列原创视频教程,不看后悔哟 (123篇回复)
- niosii 下,不同运行频率下流水灯运行效果有何不同? (6篇回复)
- 上传一些有用的资料,适合于新手上路 (117篇回复)
- 差点被 Quartus II 9.1 与 10.0~10.1 害死了 (24篇回复)
- 新年大礼学习FPGA语言篇Verilog (138篇回复)
- AD9288双通道模块的四层PCB到了 (25篇回复)
- 脉冲控制器项目外包 (56篇回复)
- 关于FPGA与430通信的问题 (15篇回复)
- 求XC3S50AN的原理图 (3篇回复)
- vga驱动频率计算 (4篇回复)
- verilog的数据接收分析 状态机? (1篇回复)
- 请大家推荐一个百兆网的芯片 准备用altera的fpga (14篇回复)
- 在cyclone iv上使用DDR2 iP核,管脚是手动分配还是自动? (11篇回复)
- nios嵌入的硬件乘法器,在使用时,用C语言怎样写? (7篇回复)
- 芯创电子FPGA开发板配套教程 (64篇回复)
- 异步FIFO写入数据问题 DVI控制时序 (11篇回复)
- 用FPGA做DDS信号源的时候频率分辨率如何能达到1Hz? (8篇回复)
- quartusII 9.1如何破解,求解 (1篇回复)
- Verilog HDL 和各种仿真软件 (8篇回复)
- quartus ii 13.1 ==== 为什么芯片分配总提示。。。。。 (0篇回复)
- 正弦内插滤波器 (3篇回复)
- FPGA学习 (3篇回复)
- 寻求搭伙人一起做SPARTAN 3A开发板 (43篇回复)
- 数码管显示二进制转换为bcd (2篇回复)
- 我要用CPLD实现360ns延时,66ns计数,用什么器件好。 (4篇回复)
- 数字系统设计教程 (夏宇闻 ) 源代码 (1篇回复)
- 晒晒virtex-5高端FPGA板(有图) (14篇回复)
- USB Blaster 下载 (7篇回复)
- 自己画的fpga板子 jtag连不上 (7篇回复)
- altera FIR滤波器IP核能实现希尔伯特滤波器吗 (1篇回复)
- FPGA与ARM连接引脚振荡的问题 (13篇回复)
- 付费找高手开发基于CPLD/FPGA的脉冲控制器 (51篇回复)
- 在verilog里面,如果同一个信号需要在两个时钟来驱动怎么... (11篇回复)
- V5的FPGA采用SelectMap方式烧flash芯片怎么这么慢的 (7篇回复)
- 我想用FPGA设计一个DDS,怎么进行管脚恩分配和时序约束啊? (13篇回复)
- fpga ram定制 可以用mif数据初始化 每次fpga上电都会加载吗? (3篇回复)
- 为什么CPLD比FPGA更适合做高精度定时器? (19篇回复)
- 发一个利用FPGA驱动VGA显示屏的思路,附带伪代码 (10篇回复)
- fpga怎么可靠得接收串口数据呢? (5篇回复)
- NIOS II/f时钟频率最快能到多少?我的超过100MHz就无法下载了 (9篇回复)
- lattice ISPDOWNLOAD (5篇回复)
- 使用nios中lcd1602 驱动器 搞定1602 (12篇回复)
- 如何在altera官网下载源码 (2篇回复)
- 信号发生器产生方波,为何有明显毛刺? (9篇回复)
- 请教:用modelsim仿真的时候能把输出的值用十进制显示出么? (5篇回复)
- 请教xilinx管脚约束的问题 (8篇回复)
- 多周期约束问题求解 (0篇回复)
- 如何配置FPGA的引脚电平 (3篇回复)
- FPGA 和 NIOS2 之间可以通过一块RAM交互数据么? (12篇回复)
- 请教一个关于CRC校验的碰撞概率,以及其可靠性的分析 (18篇回复)
- Xilinx MCB中DDR2地址和数据如何对应? (0篇回复)
- 初学做了个高斯白噪声模块,但不会约束,求指导 (6篇回复)
- 为一直纠结于VHDL还是verilogHDL的人提供解决方案 (18篇回复)
- 谁有MT29F64G08CBAAAWP芯片100脚的BGA封装? (2篇回复)
- 关于延迟信号相与的问题 (0篇回复)
- 初学者请教,怎么知道哪些pin是同一个BANK的 (8篇回复)
- ALtera的ARM SOC FPGA开发板SoCKit 感觉知名度非常不高啊 (8篇回复)
- FPGA通过phy一直往计算机发数据,网卡利用率不满? (1篇回复)
- 求CYCLONE IV挂一片16位DDR2的代码参考,谢谢 (4篇回复)
- 关于一个VHDL元件例化写全加器的程序 (0篇回复)
- altera的cyclone ii 、 iii 、 iv的FPGA封装相同吗? (7篇回复)