论坛首页 › FPGA › 我要用CPLD实现360ns延时，66ns计数，用什么器件好。

wuxihuaxing 发表于 2014-5-24 15:45:46

我要用CPLD实现360ns延时，66ns计数，用什么器件好。

我要做一个高速电路，输出一个高电平，延时360ns后开始计数，再延时66ns后停止计数，计数最大频率40Mhz，最多300个数，用什么电路器件可实现，我精通AVR单片机，高速电路不行，谢谢。

3DA502 发表于 2014-5-24 17:05:00

CPLD都行   露珠已经知道了还问

zkf0100007 发表于 2014-5-24 17:59:31

66ns？那你时钟周期得6ns，也就是166mhz

y595906642 发表于 2014-5-24 19:14:55

最便宜的CPLD就够了吧。。。
166mhz选高速的也能搞定

kebaojun305 发表于 2014-5-24 19:34:46

166M随便找个 CPLD 都能搞定。

查看完整版本: 我要用CPLD实现360ns延时，66ns计数，用什么器件好。