- sdram与摄像头采集问题 (3篇回复)
- FPGA CPU的运行频率问题 (53篇回复)
- SDRAM_Memory_Controller 参考代码 (9篇回复)
- 请问一下Altera的MAX II和MAX 3000区别在哪里? (3篇回复)
- 分享一本书 :《ModelSim电子系统分析及仿真》 (16篇回复)
- 50M晶振 EPM240 + 512KSRAM 做 800*600 TFT LCD 控制器 (38篇回复)
- 不同架构RISC和CISC 的硬件描述时候(HDL)有什么差别? (2篇回复)
- FPGA鼠标位移通信简易程序 (1篇回复)
- 关于数据延迟输出问题 (6篇回复)
- 求一块 CCD 相机 的开发套件学习 (5篇回复)
- 友晶DE1 EP2C20开发板光盘 (13篇回复)
- LVDS使用指南 (25篇回复)
- 不使用nios ii核,cyclone iv的avalon总线是否可以单独使用? (1篇回复)
- 什么地方可以定做标定模板 (19篇回复)
- opencv中椭圆拟合的精度怎么样? (0篇回复)
- 发个按键消抖的程序,请大家指正 (3篇回复)
- zedboard AD采集的以太网传输问题 (1篇回复)
- 关于采用Verilog 实现8B/10B编码 (2篇回复)
- fifo的问题 (3篇回复)
- 新手提问,关于综合的Verilog语法问题 (15篇回复)
- 请教E4422B射频信号源扫频周期计算 (1篇回复)
- 【官方出错?】发现Altera关于SDRAM的IP核白皮书一处计算问题 (0篇回复)
- sdram如何猝发读出数据? (8篇回复)
- 不调用ip核,纯verilog实现MAC层协议有难度不 (3篇回复)
- Quartus ip核 如何使用? (9篇回复)
- FPGA的学习板用什么好 (20篇回复)
- FPGA时钟消耗问题 (0篇回复)
- [已解决]问题请教:关于Update Bitstream with Processor Data在ISE的... (0篇回复)
- 大家的sdram controller 实际读写数据频率是多少的? (9篇回复)
- CPLD时钟设置 (10篇回复)
- 如何高效的读写SDRAM? (17篇回复)
- 有点时间,研究了下SDRAM做显示缓存的可行性,计算数据好像不高,不知道有否原理错。100MS (33篇回复)
- 摄像头为什么要加FIFO? (39篇回复)
- 怎样保证FPGA的MAP方式和route路径不变? (12篇回复)
- eachvec是什么啊 (1篇回复)
- FPGA的while循环如何使用 (1篇回复)
- 【原创个人总结】FPGA AS和JTAG都能下载,但不能运行(解决过程、与遇到同样问题的朋友 (11篇回复)
- verilog写得m序列不知道周期为什么不对? (14篇回复)
- 求给出FPGA,ARM,单片机,和射频IC类的差别 (3篇回复)
- 有谁帮忙帮我转一下图纸,转PROTEL (1篇回复)
- 初学者选板子要什么样地 (2篇回复)
- CCD相机采集图像不理想问题 (15篇回复)
- 32位的SDRAM和16位SDRAM有没有PIN对PIN的 (1篇回复)
- altera的*.rbf、*.hex 二种文件在使用上有什么不同? (0篇回复)
- 想实现FPGA的远程配置,使用as模式,ASDO管脚如何使用? (3篇回复)
- 寻找Altera Cyclone IV 集成库 (3篇回复)
- 第四章 究竟异步信号,需不需要同步释放? (6篇回复)
- 求altera的vip所需的lic (1篇回复)
- 提问:cy7C68013a的稳定传输的速度能达到多高? (38篇回复)
- 有谁搞过FPGA与FPGA之间进行LVDS通信?新人求指导! (7篇回复)
- 请教:66.67M的主频Xilinx MicroBlaze,指令周期竟然达到250ns (12篇回复)
- 请教时序分析问题? (1篇回复)
- 关于nios ii里的一个循环的问题 (2篇回复)
- 请教一下sdram controller的IP核该如何使用? (19篇回复)
- 用vivado出现这个问题怎么解决? (0篇回复)
- Quartus II 13.1不支持Cyclone II了吗?有大神能解决这个问题吗? (23篇回复)
- signal tap 如何捕获窄脉冲信号? (6篇回复)
- 为啥子信号输出不成周期性? (6篇回复)
- 请问在NIOS2 中的函数IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE,led)是什么意思呀 (21篇回复)
- FPGA读写DDR2出现的问题 (0篇回复)
- fpga无复位输入,会怎样呢?上电值会不会是随机的呢? (5篇回复)
- 求一个检测多圆圆心的算法,(附多圆图片) (21篇回复)
- 想请教一下上升沿取反 (9篇回复)
- 麻烦大侠们推荐一款FPGA? (31篇回复)
- sdram数据读出vga显示问题求解 (8篇回复)
- 菜鸟求教,两个always语句,怎么判断先后 (7篇回复)
- 新手学习,FPGA 60进制计数器。。。。 (14篇回复)
- [求助] 曾经通过JTAG写入过配置的CPLD现在无法通过JTAG识别 (0篇回复)
- 亚稳态,怎么办? (7篇回复)
- 为什么都是一个时钟控制的,边沿却对不齐? (7篇回复)
- 求推荐一款比较好的FPGA开发板 (23篇回复)
- 請問EP1810如何 編程? (0篇回复)
- FPGA设计进阶之-千万像素级数码像机 (177篇回复)
- FPGA与LTC2440,本人刚刚接触FPGA,不是很懂,求坛内的大神... (6篇回复)
- 拆解移动电源 (15篇回复)
- ALTERA双口RAM如何清零? (3篇回复)
- 关于数字示波器缩小时间轴的波形显示的问题,求解答,... (2篇回复)
- 请问如何从datasheet里面得到fpga 的时序约束参数 (2篇回复)
- 大家平时做项目是FPGA独立完成吗? (25篇回复)
- 求大家推荐一款FPGA芯片顺便求点儿FPGA的LVDS资料 (0篇回复)
- debussy和modelsim联调问题 (1篇回复)
- 请教关于Triple State Ethernet IP核的使用 (6篇回复)
- 有什么延时的好方法么? (9篇回复)
- 求介绍一款3.3V供电的串行10位DA (2篇回复)
- 请有帐号的帮忙下个文件:CJQ-V1.0-fpga,谢谢了! (3篇回复)
- 被Cyclone III搞得死去活来,特来求教。epcs@ciii复位无法boot (56篇回复)
- epm240的资源能做什么?【恢复】 (6篇回复)
- 求助:Xilinx I2C通讯 示波器检测SDA ACK会自动拉低 (0篇回复)
- altera的altasmi_parallel IP核和EPCS64是怎么连接的? (0篇回复)
- S3E Starter DDR 布线参考 (8篇回复)
- 求推荐---alter的fpga开发板 (1篇回复)
- 产生50mv的梯形波,结果这样 (7篇回复)
- 终于看到了希望——基于美女的VGA系统构架 (185篇回复)
- 问一个关于IIC器件上同时挂在MCU和FPGA上,如何设置FPGA的管脚,使其在MCU读写时不受影 (7篇回复)
- 已经有一点VHDL的经验,该如何继续进修FPGA (10篇回复)
- 求教:logiCVC-ML 在Zedboard 702的用法 (0篇回复)
- 请高手,有关视觉导航... (19篇回复)
- xilinx 中SDK的开发 (3篇回复)
- 这块fpga板子资料谁有啊? (2篇回复)
- 有大虾在WIN7 64位下成功安装USB下载电缆驱动的么,ISE 13.2 (1篇回复)