- 各位前辈大神,你们有博客吗?留个链接让我关注一下呗 (4篇回复)
- quartus ii 9.1 的软件问题 (1篇回复)
- 手摸FPGA,有“复位”现象,是否设置错误,如何设置? (10篇回复)
- CPLD/FPGA VGA显示资料代码 (28篇回复)
- 求:VGA控制实现俄罗斯方块游戏VHDL代码 (9篇回复)
- 用VHDL编个VGA的程序,怎么屏幕没反应??? (6篇回复)
- 光端机是怎么把信号混合发送出去的? (15篇回复)
- 我想请教下数字复接怎么实现 (5篇回复)
- 请教关于去耦电容 (10篇回复)
- 紧急求助!FPGA多模块问题 (3篇回复)
- 软件无线电 (24篇回复)
- [MAX II]EPM240T100C5芯片总的电流支持多少?某些引脚代表什么意思? (8篇回复)
- 求个VHDL写的IIS代码和仿真代码 (0篇回复)
- FPGA不同下载方式的区别【扫盲】 (6篇回复)
- ov7670摄像头花屏,用手在摄像头前晃动,花屏会跟着变化 (11篇回复)
- 求助-QUARTUS II版本:13.0编译程序出现的问题 (0篇回复)
- 求助FPGA译码程序 (0篇回复)
- 画FPGA系统板时,如果我不需要AS下载,那AS下载端口可否去掉 (23篇回复)
- EP4C用AS下载,DCLK信号是谁产生,fpga还是usbblaster? (2篇回复)
- altera的CPLD请教开漏极设置下载后,再次改成普通管脚不好用 (2篇回复)
- 为什么我的 SDRAM 控制器只能运行在 100MHz?请高手支招。 (9篇回复)
- 求助SATA的IP核,最好是Synopsys SATA IP(愿付重金) (7篇回复)
- ZRtech和泰科姆的FPGA开发板,选哪个?顺便分享资料…… (11篇回复)
- 不用再期待--VIP_Board 视频图像开发版Rev2--王者归来 (34篇回复)
- altera 使用内部ram的问题 (6篇回复)
- dsp builder9.0怎么生成testbench? 我最多只能compiler生成VHDL文件,愣是找不到怎么 (8篇回复)
- EPM570 容量不够?有什么合适的型号 (18篇回复)
- HDL语言如何保证具体的逻辑结构? (14篇回复)
- zedboard能做什么呢? (8篇回复)
- 找到些“红色飓风II代开发板的资料”包括使用手册、原理图、PCB布局和封装库 (18篇回复)
- FPGA与SDRAM布线等长问题 (17篇回复)
- 关于sdr sdram布线和fpga连接的问题 (53篇回复)
- XILINX ZYNQ 便宜了,999元 你们有什么看法 (33篇回复)
- altera fpga只能下载一半程序 是什么原因? (5篇回复)
- ML555优化精简板第2版技术支持专用帖 (34篇回复)
- fpga i2c总线 确认信号不正常,电压只被拉下来一半? (0篇回复)
- fpga ov7670 ssd1289 (30篇回复)
- 有没有哪边能买到类似Adapteva 能够专门进行计算的小板 (2篇回复)
- 新手,关于阻塞赋值有点晕 (4篇回复)
- 准备做一个用于毕设的FPGA板子,求建议 (15篇回复)
- FSMC如何又能读又能写 (6篇回复)
- lm7805 和lm317 (9篇回复)
- 3000元求教DSP程序,各位大神,求进来看一眼!!! (15篇回复)
- 新手求助,关于quartus ii 13.0 烧写的问题。 (4篇回复)
- 有家外包公司要我去做labview,不知道这个前景如何? (48篇回复)
- 以前坛子里有一个关于VGA的IP核的代码,找不到了 (5篇回复)
- 有源晶振的 管脚定义? (5篇回复)
- EP4C的 vref管脚作为 普通io,电压只有1V 在哪里设置? (0篇回复)
- 求助 cycloneiV fpga怎么加密 (5篇回复)
- VHDL设计分频器,为什么不用复位端? (19篇回复)
- inout i2c_sda 端口 高阻,测得电压是多少 ? (1篇回复)
- lattice开发板 (15篇回复)
- 使用shift taps做sobel算法的疑问 (4篇回复)
- ALTERA的FFT疑问 (5篇回复)
- 用signal tapii观测到的ov7670的像素时钟的占空比不是0.5,求解 (7篇回复)
- 怎样解决VGA显示中,读写SRAM冲突?1024*768@60Hz (11篇回复)
- 这个usb器件是否不能被 自动检测? (1篇回复)
- 问题咨询:64位系统下的quartusii不能把程序下载到CPLD中 (7篇回复)
- 谁用了 16550 UART IP CORE的啊?在线等大虾帮忙 (12篇回复)
- 请教:1万行的verilog,算是什么规模的项目? (16篇回复)
- 用过ACTEL的fpga的说说,加密之后擦除需要密码吗, 公司.... (5篇回复)
- STM32和FPGA双向通信的实现 (27篇回复)
- 谈谈这个时序图怎么理解 (7篇回复)
- 请教Modelsim中simulate选项为什么不能操作?如图所示 (1篇回复)
- pin-to-pin延时如何确定? (7篇回复)
- quartus ii的初始化文件只能输入 十进制数据吗? (0篇回复)
- 新手问下SPI slave 和双边沿检测相关问题 (0篇回复)
- 做了个下载器,兼容digilent HS1 (14篇回复)
- 写一个i2c控制器,难道i2c的 数据不是 时钟边沿取数据吗? (4篇回复)
- 用一片 sdram+fpga进行图像采集 怎么实现好? (6篇回复)
- 请问生产上EPM240怎么烧写? (2篇回复)
- VPO 视频信号是什么意思? (0篇回复)
- 要学FPGA,求推荐一开发板。还有参考资料等必备装备 (15篇回复)
- 请教!在Quartus II中怎么样查看$display显示的内容呢? (3篇回复)
- Verilog HDL 的经典教材,非扫描版超清晰与大家分享 (302篇回复)
- 请问有用VHDL做过I2C从设备的么? (0篇回复)
- 【转】完美破解Quartus II中MegaCore的IP核的时间限制 (44篇回复)
- SDRAM的mode设置为CAS=2 为何实际却是CL=3出数据 (6篇回复)
- FPGA 配置问题 (4篇回复)
- 忍不住转载与非网上一位大神写的特辑,太精彩了!! (30篇回复)
- 请问图片中的电平转换芯片是什么型号? (6篇回复)
- nand flash操作所遇到的有趣现象(读FLASH ID 信息) (4篇回复)
- 求助:如何生成Xilinx FPGA的protel 99se 原理图库,谢谢 (4篇回复)
- 编译过程出现的严重错误 (0篇回复)
- 大家对Xilinx的Zynq-7000 EPP 开发平台怎么看? (33篇回复)
- modelsim仿真的SCCB时序和用signal tapii抓取到的SCCB时序不同 (3篇回复)
- 内容非常详细的Verilog书籍【恢复】 (98篇回复)
- [硬盘空间不多了,大致拾掇一下,发现一些资料,分类上传]CPLD&FPGA篇 (224篇回复)
- 关于FPGA倍频的问题 (14篇回复)
- 要观测的信号周期太长, signaltapii抓取不到完整的一个周期... (8篇回复)
- 求助,问一个IIC的从机的testbench的延时#不起作用的问题 (1篇回复)
- `timescale 1ns / 1ps 仿真时间刻度问题 ? (4篇回复)
- 多项式乘除法逻辑是怎么实现的? (0篇回复)
- FPGA初始化数组 (13篇回复)
- EP4C 的AS下载出问题,找不到原因 ? (3篇回复)
- 求助,modelsim仿真,对输入信号初始化了,还是出现stx (11篇回复)
- MSP430F147软核实现与使用 (23篇回复)
- 新人求推荐比较经典的FPGA书 (2篇回复)
- 电路板的电源设计,大家有用固态电容的吗? (13篇回复)
- 做一个简单视频监控(SAA7111+FPGA+DA+显示器(VGA接口)) (28篇回复)