FPGA与SDRAM布线等长问题
最近在做FPGA驱动LCD的板子,如图所示。正常工作的频率大概在50MHz左右,我用蛇形线把SDRAM的数据、地址线画成等长线了。蛇形线的线宽为10mil,间距10mil。请问各位大侠:这么小的间距会不会引起串扰导致不能正常工作啊?
看论坛上的帖子,大家都说50MHz的频率不用考虑走线等长问题。但是,像我间距这么小的,会不会影响运行效果啊? sdram随便怎么搞都行 SDRAM要等长? 画了一个100M的~但我的时钟线好有点长周围也没有用地围着~不是很稳定~lz数据线可以等长练手(他们都说印象不大)〜 是不是频率不太高的都不用纠结这种问题? 要是像你图上所示信号线下面没有地平面的话会出问题。 50MHz的话,一般咋整都可以
FR4上,基本上1ns/15cm的延时 SDRAM基本不用考虑。 DDR2/DDR3要考虑3W线宽。 YFM 发表于 2013-12-12 01:00
要是像你图上所示信号线下面没有地平面的话会出问题。
多谢,我画的是四层板,正在铺地{:smile:} YFM 发表于 2013-12-12 01:00
要是像你图上所示信号线下面没有地平面的话会出问题。
"信号线下面没有地平面",必须是紧挨信号线的下一层吗? LZ大胆的画,不用蛇形走线,我最近刚好也在做类似项目,也是FPGA+SDRAM,布线是随便画的,板子经过测试SDRAM的读写是没什么问题的,双面板,没有蛇形走线,间距也是有10mil的,没什么问题。 ximuyi 发表于 2013-12-14 19:02
LZ大胆的画,不用蛇形走线,我最近刚好也在做类似项目,也是FPGA+SDRAM,布线是随便画的,板子经过测试SDRA ...
多谢提醒! SDRAM 四层板,随便画,跑120M没问题 derekvvsmile 发表于 2013-12-14 16:54
"信号线下面没有地平面",必须是紧挨信号线的下一层吗?
如果顶层下面和地层之间还有其他信号层的话,解决好顶层和它下面信号层之间的串扰就行了 YFM 发表于 2013-12-15 21:57
如果顶层下面和地层之间还有其他信号层的话,解决好顶层和它下面信号层之间的串扰就行了 ...
好的,多谢!我注意一下!{:smile:} mark,最近也正想画块sdram板子 打车请教一下:
最近同事花了一块板子(视频AD->fpga->USB),第一片调出来了,工作基本正常(PC上来整幅图像);
一模一样的code,下载到第二片工作就不能正常工作(PC上来是乱的);
大伙儿遇到过没, mark{:lol:}
页:
[1]