- 行波时钟能否驱动计数器? (4篇回复)
- 关于建立时间余量和保持时间余量的疑问 (2篇回复)
- Quartus 编译报告,Total memory bits占用了46%!!!! (3篇回复)
- 二进制转BCD码的资料 verilog实现 (10篇回复)
- 谁做过OV7670到VGA的显示 ? (28篇回复)
- 多个输入端口共享一个存储器,如何处理好 ? (14篇回复)
- 写了一个呼吸灯的电路 (16篇回复)
- 分享:Modelsim 10.2C (32bit and 64bit)软件+破解 (23篇回复)
- 小弟不才,求助设置quartus II快捷键的方法(V11.0) (1篇回复)
- 单片机与FPGA串并行通信论文 (4篇回复)
- 如果用一个 缓冲区 来缓存ov7670数据,然后送vga? (1篇回复)
- 整理一份Altera亚洲创新设计大赛的资料——大话FPGA,发过来;顺便传点其他资料 (435篇回复)
- 关于ISE的一个问题。 (7篇回复)
- 定义的数组,如何让他占用memory呀 (23篇回复)
- tft驱动用sdram做缓存实验中出现了一个怪现象!!?? (6篇回复)
- 状态机的状态变化为何不是在时钟的边沿呢? (11篇回复)
- if ...else...条件执行,如果都满足,执行第一个 ? (48篇回复)
- 刚测试完的板子,niosII+ucosII gui回赠莫友(送空板) (16篇回复)
- 分享一个xilinx的板子 Spartan6 XC6SLX16 DDR2 (51篇回复)
- 写的状态机在state machine viewer 中看不到 (3篇回复)
- 如何看懂时序图【恢复】 (12篇回复)
- FPGA里面能不能用递归。 (4篇回复)
- 用Verilog怎么描述双向IO口 (6篇回复)
- quartus突然添加不了testbench文件了,求解决!!!急 (3篇回复)
- 有了解Actel FPGA供货、价格的吗? (7篇回复)
- modelsim10.1a如何进行手动波形编辑 (4篇回复)
- 谁能提供一个Lattice Diamond的license么. (13篇回复)
- ISE中启动modelsim仿真出错。 (0篇回复)
- 请教,bdf文件能生成bsf文件么? (7篇回复)
- 求助quartus 无法识别三段式状态机 (16篇回复)
- Verilog 和VHDL能不能混编。 (15篇回复)
- DE2+ov7670+VGA图像显示 (39篇回复)
- 大家觉得ISE和quartus哪个好用 (24篇回复)
- 关于急寄存器输入端数据的建立时间保持时间的疑问 (1篇回复)
- Verilog代码请教? (22篇回复)
- 谁用了altera的 ddr2控制器HPC II?说明与生成的例子不一致 (4篇回复)
- 请教:Altera的fpga芯片ep3c40f324一定需要flash或sdram才能使用吗 (13篇回复)
- cycloneIII复位电路!!! (15篇回复)
- 请大拿看看这个APA150,怎么下载呀? (1篇回复)
- 状态机有什么用? (17篇回复)
- Verilog PCF8563T 用串行8位数码管显示 秒、分、时、日 (6篇回复)
- 方向选择 FPGA or vxworks ? (55篇回复)
- quartus上能直接用* 和 / 吗?? (13篇回复)
- modelsim se仿真遇到如下错误,如何改? (2篇回复)
- actel的APA系类FPGA的下载器FLASHPRO LITE使用? (12篇回复)
- XILINX BPI EMCCLK 配置实现 (5篇回复)
- 想请教下FPGA学习遇到的关于LE的问题 (3篇回复)
- 求个quartus中使用IP核教程 (5篇回复)
- CPLD用原理图方法,计数,计数到24低电平,计数到36高电平 (10篇回复)
- 分享一个quartus2全系列下载地址+破解补丁+教程 (2篇回复)
- quartus教程、使用JTAG烧写Flash文件(非AS模式) (0篇回复)
- 关于烧录FPGA的疑问。 (11篇回复)
- 一步步教你在DE2上驱动VGA 800*600@60HZ ADV7123 (54篇回复)
- Xilinx BPI Flash 烧写 (5篇回复)
- 求救:Xilinx FPGA的RAM IP核基地址的定义 (1篇回复)
- Xilinx FPGA的LVDS管脚在100M的传输频率能传多远? (4篇回复)
- 请教数字信号降采样及取包络问题 (4篇回复)
- 用saleae16查看了一下输出,怎么这么多的毛刺啊 (2篇回复)
- 求助!关于COSTAS环环路滤波器参数设计问题 (3篇回复)
- 电源芯片一个不太理解的地方??? (15篇回复)
- 有没人做光纤FPGA通信板? (3篇回复)
- 关于CPLD的算术处理能力 (10篇回复)
- 有FPGA做层间插值的大侠吗? (3篇回复)
- 谁有艾米(amfpga)EP2C8Q208C8N开发板的原理图? (5篇回复)
- ISE软件中在什么地方可以设置userID (1篇回复)
- 谁知道ATF16V8是怎样烧录的么? (1篇回复)
- quartus ii软件使用的一个小问题 (3篇回复)
- 请教:用cpld nandflash数据存储问题? (1篇回复)
- 请帮忙推荐做4轴运动控制器开发的FPGA开发板 (8篇回复)
- 用CPLD制作做雕刻机运动控制板 de 数控插补算法 (图) (44篇回复)
- 求助!!!FFT IP核的权限问题 (17篇回复)
- FPGA中的模块编译后经常出问题,项目捉急中,求大神指导! (14篇回复)
- cyclone4 的引脚能兼容5v吗? (4篇回复)
- 共享DM9000A + FPGA的资料 (37篇回复)
- 如何将引脚设为上拉 (1篇回复)
- altera cyclone iii ep3c5e144c8n 如何实现5S以上的延时? (7篇回复)
- CPLD内部电路,求解释? (2篇回复)
- 请问使用if else和case有什么不同呀 (15篇回复)
- [换个问题] 什么是单口RAM ,双口RAM和FIFO? (11篇回复)
- [求助]摄像头OV7670经FPGA驱动后输出一道道横线, (27篇回复)
- fpga如何点亮1080*1920手机屏 (13篇回复)
- ADS803 ADS803 (8篇回复)
- 摄像头视频图像采集,MP4,3GP编码,项目外包 (0篇回复)
- 美高森美延续在FPGA安全启动领域的领导地位 (7篇回复)
- quartus II 13.1对应什么版本的modelsim? (5篇回复)
- 求助,输出寄存器置1后自动清零 (8篇回复)
- 第一次发帖----高叫射Xilinx杯 山东B题 基于FPGA的数字存储示波器 源代码 (28篇回复)
- Debussy5.3v9 (21篇回复)
- 有没有C语言转换成Verilog的工具? (33篇回复)
- Quartus II 软件13.1 (41篇回复)
- [求助]如何展宽脉冲信号(纳秒级的) (29篇回复)
- 有源晶振1脚??? (12篇回复)
- alt_outbuf ,alt_inbuf的作用什么? (0篇回复)
- 请问怎么知道altera家的FPGA最高工作频率? (1篇回复)
- 找人做套系统(三轴,四轴,五轴) (41篇回复)
- verilog 模块中定义变量 output signal1,还需要在定义wire吗? (2篇回复)
- 这样用verilog写的序列检测器对不?? (8篇回复)
- 求“Verilog HDL设计与实战” 这本书,作者:刘福奇 (6篇回复)
- FPGA 使用IP核与直接用"+""-""*""/&q (39篇回复)
- 求PHY 芯片88E1116R和88E1118R的芯片手册 (3篇回复)