bdzhaojing 发表于 2014-9-4 13:11:49

如何将引脚设为上拉

在FPGA中怎么将引脚设为上拉呢？我知道在assignmen eidtor中可以设为弱上拉，可是我发现效果并不理想，虽然比之前好多了，但是偶尔还是会产生一个抖动。有没有比较好的方法呢？

jarodzz 发表于 2014-9-4 13:17:38

訊號可以先經過filter處理後再往後送
页: [1]
查看完整版本: 如何将引脚设为上拉