论坛首页 › FPGA › 关于建立时间余量和保持时间余量的疑问

bdzhaojing 发表于 2014-9-24 07:42:52

关于建立时间余量和保持时间余量的疑问

图片内容是ALTERA的官方培训内容，要求两个余量都为正值，实在是不太理解

RUANJI 发表于 2014-9-24 08:13:21

不是有个时序图，看看就明白了。

bdzhaojing 发表于 2014-9-24 08:50:11

RUANJI 发表于 2014-9-24 08:13
不是有个时序图，看看就明白了。

哦 是我看错了 两个公式里面的Data Required Time指的是不同的

查看完整版本: 关于建立时间余量和保持时间余量的疑问