ljt80158015 发表于 2014-9-3 10:39:09

CPLD内部电路，求解释？

CPLD内部电路，求解释？




macaroni 发表于 2014-9-3 10:45:33

保证时序的一致性

xieyudi 发表于 2014-9-4 09:05:31

RD为高时输出使能, 否则输出高阻

这个应该是用在双向IO口上
页: [1]
查看完整版本: CPLD内部电路，求解释？