论坛首页 › FPGA › 行波时钟能否驱动计数器？

atom100 发表于 2014-9-21 16:54:44

行波时钟能否驱动计数器？

inclk是一个占空比各为50%的时钟，下面这样没问题吧？
regdata_r;
always @ (posedgeinclk )      
          data_r <= data_r + 8'd1;


但如果将时钟换成一个生成时钟 data_clk（占空比为1：1000）
regdata_r;
always @ (posedge data_clk )      
          data_r <= data_r + 8'd1;
这样 是否可以？仿真的时候data_r 数据一直为0，不能这样用吗

hankls0007 发表于 2014-9-21 17:57:20

我是初学者，帮楼主顶上去让大神看到

cxhy 发表于 2014-9-21 19:10:37

1:1000的占空比？

zkf0100007 发表于 2014-9-21 19:32:24

可以的，没有说占空比必须是50%

DepravedLucien 发表于 2014-9-24 09:21:31

可以的，可能是你仿真时data没赋初值

查看完整版本: 行波时钟能否驱动计数器？