- 大家来分享下为什么喜欢FPGA?它的魅力在哪里? (61篇回复)
- cpld输出乱码 请教诸位 (3篇回复)
- 以太网接口ALTERA的blaster调试成功 (22篇回复)
- 学习FPGA学niosii有用吗 (38篇回复)
- ZedBorad 串口驱动貌似有问题,一打开串调试工具就挂掉 (3篇回复)
- 分享一下,攒人品!自己写的NIOS II下的UART IP (7篇回复)
- 使用CYCLONE3实现PCI接口 (29篇回复)
- 谁有BCM5464的 说明书啊 ,能发一份给我吗 ?找不到啊 (1篇回复)
- Xilinx开发板烧录问题!!! (11篇回复)
- <zynq book>分享 (2篇回复)
- nios ii9.1 SP2 run as 没有 nios hardware (0篇回复)
- USB-Blaster坏了,能不能修好? (11篇回复)
- 请教VHDL的 仿真时间精度是在哪里设置的 啊? (2篇回复)
- Virtex5 FPGA GTX外部差分时钟问题 (11篇回复)
- vim的verilog模块例化自动生成插件,强力推荐~~~ (19篇回复)
- Quartus V14.1来了,有破解吗? (24篇回复)
- Quartus软件在下载到EPCS时出错,都是99%Quartus死掉,求指点 (3篇回复)
- 有无锡市经验比较丰富的FPGA同志吗?有项目需要开发 (17篇回复)
- 【资料帖】分享一个fpga的教程 (6篇回复)
- 光纤模块用什么FPGA的IPcore来驱动 (9篇回复)
- 跑ise真是憋屈,慢死了,有什么解决办法? (41篇回复)
- EP2C8的JTAG坏了修复成功 (5篇回复)
- 请教有关fpga采集两个摄像头同步问题 (6篇回复)
- cyclone系列1,2,3,4代有什么区别? (11篇回复)
- 成功调试出来NIOS的VGA程序 (86篇回复)
- 求解上升沿采样的具体时刻和原理 (3篇回复)
- 请教altera的Triple-Speed Ethernet MegaCore 问题 ? (0篇回复)
- 有原理图转Verilog的工具吗? (10篇回复)
- verilog怎么实现大津法二值化 (0篇回复)
- 基于NIOS-II的VGA IP设计 (51篇回复)
- 请问lattice的xp2系列的xp2-5e是否有生成除法器的dsp模块? (1篇回复)
- 《快快乐乐跟我学FPGA设计》 (8篇回复)
- 两片SDRAM是组成32位带宽好还是独立好?还是选择DDR2好? (6篇回复)
- altera的MAC IP的mac模式和phy模式有什么区别 ? (1篇回复)
- DE2-115 的VGA驱动中 VGA_BLANK_N和VGA_SYNC_N两根线有什么用呢? (5篇回复)
- 【点滴积累FPGA】C语言里的状态机和HDL语言里的状态机 (7篇回复)
- Cyclone 系列 FPGA 上电复位的考虑 (10篇回复)
- 发个pci的资料,顺便问个问题 (7篇回复)
- FPGA的学习方法? (23篇回复)
- FPGA书籍分享:FPGA 应用开发实战技巧精粹 (8篇回复)
- 请问Quartus WEB版本需要License吗? (7篇回复)
- 求购或者定制几片0.1ppm或0.01ppm温补晶振,频率36MHZ (23篇回复)
- ISE 14.5BUG太多,受不鸟了,准备升级到14.7 (7篇回复)
- 突发奇想:可以用魏坤老师的示波器(FPGA版本)做调频接收吗 (20篇回复)
- 发一个自己写的SPI接口程序,请大家评测 (4篇回复)
- 7 吋 tft lcd 腳位 (2篇回复)
- 两个有符号数相加,结果需不需要多扩展一位 (6篇回复)
- 乘积项与查找表结构的本质区别 (2篇回复)
- 二进制中有效位的位数问题? (8篇回复)
- 分享学习FPGA的经典教程,不看别后悔! (119篇回复)
- altera的triple speed ethernet megacore function 的寄存器配置? (7篇回复)
- 请教使用SignalTap II Logic Analyzer卡死问题 (1篇回复)
- 兑现:前两天扯过的CPLD实现PWM的一种方法 (10篇回复)
- 哪位高手有类似S5600 PCIE开发板光盘上传一下,学习~ (3篇回复)
- 二进制有效位的位数问题? (0篇回复)
- 网上N多人要的宝贝:于博士CADENCE视频教程的工程文件 (20篇回复)
- 请问一个正缘触发reset的问题 (6篇回复)
- Zynq 7000从零开始之三 -- mio的gpio操作 (2篇回复)
- 找个会用ALTERA的IPCORE开发PCI的电工 (11篇回复)
- Quartus II 12.0分析综合不成功 (6篇回复)
- 原来调试好的FPGA 读写DS18B20的代码,今天不行了 ?? (9篇回复)
- 关于 pll Warning (15897) Warning (15899) (0篇回复)
- ispLEVER中 verilog 程序 如何生成框图?? (2篇回复)
- FPGA 实现 CMOS Sensor MIPI接口转 Parrell 接口 (4篇回复)
- 本科阶段学习FPGA能够有多大的出路 (60篇回复)
- 分享一份verilog的彩屏驱动程序 (10篇回复)
- 网友赞助的FPGA核心板第一、二批已到货(2011.1.13 已寄给阿莫3片) (191篇回复)
- altera cylone iv AS,jtag下载都可以,但是都不运行? (3篇回复)
- 发个VHDL的俄罗斯方块程序 (4篇回复)
- issi 的sram大家谁用过 ? (29篇回复)
- FPGA 引脚封装中间多出的一块????? (32篇回复)
- 有偿写个cpld的程序----找到一个网友合作了 谢谢了 (12篇回复)
- 有网友帮忙下篇文章吗,非常感谢~ (6篇回复)
- 寻高清摄像头模组或方案 (4篇回复)
- 请教arm透过fpga读取sram的问题 (10篇回复)
- quartus II 12.0 SP1 下载,离线高速下载链接! (15篇回复)
- 分享一个Quartus工程清理方法 (10篇回复)
- AES加密算法的verilog实现资料 (6篇回复)
- 关于调用pll的问题 (9篇回复)
- 用STM32 的spi口配置 cyclone II 是否可行 (7篇回复)
- 请教,有跟epm240引脚兼容的cpld吗? (23篇回复)
- SD2.0 发送CMD17后,数据线一直是0 (1篇回复)
- verilog 的case多路数据通道切换,是否需要考虑信号稳定性? (8篇回复)
- 【资料】发两个适合FPGA初学者的资料 (62篇回复)
- 请教一个远程升级问题 (17篇回复)
- 上个关于高速设计资料 (21篇回复)
- 【请教】求推荐FPGA芯片 (26篇回复)
- CysloneII EP2C5T144第4脚CLKUSR怎么当作普通IO使用 (4篇回复)
- 有verilog带缓冲或者fifio的串口通信例程吗?楼主上传的这..... (8篇回复)
- Altera MAX 10 FPGA 介绍 (6篇回复)
- 求分享深圳21EDA电子(视飓芯) xilinx开发板配套光盘 (5篇回复)
- 请问跨时钟处理,有几种方法? (19篇回复)
- 求推荐容易购买的CPLD,实现简单的组合逻辑功能 (22篇回复)
- altera MAX 10 FPGA 有奖问卷调查 (2篇回复)
- 怪问题assertion "m_state == STATE_DEBUG" failed: file 求支招 (0篇回复)
- FIR滤波器截止频率范围 (11篇回复)
- 提问,Qsys生成的的.bdf原理图的输出管脚为什么在左边? (4篇回复)
- 请问一下,SDRAM的UDQM和LDQM必须进行操作吗?接地行不行? (4篇回复)
- 谁有电子版的书?Nios II 系统开发设计与应用实例 (4篇回复)
- Verilog两个模块都要调用第三个模块的一个信号时 实例化问题 (2篇回复)