lpandadp 发表于 2015-2-9 09:07:17

Virtex5 FPGA GTX外部差分时钟问题

设计GTX时发送速率至少为6G，想把GTX的外部参考时钟设计为可调的，通过FPGA IO来控制，又要保证时钟的精度，各位大神有没有推荐的时钟器件？

zkf0100007 发表于 2015-2-9 09:31:55

时钟频率要改变，可以用DRP啊，手册里有
时钟芯片可以看看ICS843001,能满足要求不

lpandadp 发表于 2015-2-9 09:34:35

zkf0100007 发表于 2015-2-9 09:31
时钟频率要改变，可以用DRP啊，手册里有
时钟芯片可以看看ICS843001,能满足要求不 ...

比如用一个PLL结构的时钟芯片或晶振什么的

zkf0100007 发表于 2015-2-9 14:55:42

lpandadp 发表于 2015-2-9 09:34
比如用一个PLL结构的时钟芯片或晶振什么的

这个芯片就是带频率合成的啊

lpandadp 发表于 2015-2-9 19:05:21

zkf0100007 发表于 2015-2-9 14:55
这个芯片就是带频率合成的啊

好像不行，我用GTX，只用TX部分，发射差分序列至少6G，不编码，所需要参考频率好像是300多M

zkf0100007 发表于 2015-2-9 20:33:47

lpandadp 发表于 2015-2-9 19:05
好像不行，我用GTX，只用TX部分，发射差分序列至少6G，不编码，所需要参考频率好像是300多M ...

ICS843001可以输出300多M的

lpandadp 发表于 2015-2-10 20:39:50

zkf0100007 发表于 2015-2-9 20:33
ICS843001可以输出300多M的

好像不行吧

zkf0100007 发表于 2015-2-11 08:36:55

lpandadp 发表于 2015-2-11 15:15:00

zkf0100007 发表于 2015-2-11 08:36



难道找的不一样？

zkf0100007 发表于 2015-2-11 17:48:27

你再仔细看看

lpandadp 发表于 2015-2-11 22:30:15

zkf0100007 发表于 2015-2-11 17:48
你再仔细看看

是这个手册

zkf0100007 发表于 2015-2-12 14:37:37

lpandadp 发表于 2015-2-11 22:30
是这个手册

是的，没错
页: [1]
查看完整版本: Virtex5 FPGA GTX外部差分时钟问题