- CPLD assign的延迟问题 (4篇回复)
- xilinx FPGA选型,求介绍 (5篇回复)
- cordic算法实现出现的问题 (3篇回复)
- 有人开发过PCI9054吗? (2篇回复)
- ALTERA usb下载线、Lattice usb下载线DIY套件 CPLD+CY7C68013 (14篇回复)
- 请问 altera的fpga 比如ep4ce10的管脚 能否直接接地? (4篇回复)
- Quartus II 软件13.0简介 (45篇回复)
- 京微雅格 2014年CME-M7(华山)新品巡演及应用技术研讨会 (4篇回复)
- 关于DDS的疑问:频率稳定性是指信号单周期还是指平均周期? (15篇回复)
- 要疯了...altium designer中FPGA引脚分配和引脚交换 (10篇回复)
- 求助VHDL代码优化设置 (3篇回复)
- RGMII接口电平问题 (1篇回复)
- Altera DE2-115;主芯片为Cyclone® IV EP4CE115;配套光盘,124.62MB;例程、操作 (67篇回复)
- pci-e的FPGA开发板 (20篇回复)
- fpga嵌入8051 ip核 (13篇回复)
- 求一EP2FPGA 8051内核 完整测试程序 (4篇回复)
- 请问ISE14.4中8b10b编解码IP核aurora 8b10怎么是灰色的 (8篇回复)
- 求高精度频率产生方法 (38篇回复)
- altera的带avalon总线接口的控制器的 使用? (1篇回复)
- Spartan6加FX3做的核心板 (32篇回复)
- 请教:SSD1963驱动5.6寸彩屏出现细微抖动问题? (7篇回复)
- 开源处理器OpenMIPS正式开讲 (57篇回复)
- 请问我再quartus12.0中调用ddr2,配置altmemphy不能确认 (0篇回复)
- 如何在quartus ii中调用modelsim-altera仿真*.bdf文件? (6篇回复)
- 如何把程序通过SPI烧录到fpga里面。 (1篇回复)
- 【求助】verilog实现TCP/IP协议 (16篇回复)
- DDR2访问效率是多少 ? (3篇回复)
- 目前,用FPGA可以做哪些比较有意思的东西? (23篇回复)
- 求带硬核的fpga开发板 (4篇回复)
- 使用XC3S50A-4VQG100C做个模块,求经验介绍 (1篇回复)
- Quartus II 12.1和谐文件 (27篇回复)
- TFT屏的DE驱动模式问题。 (1篇回复)
- 如何知道一些奇葩分辨率的时序? (7篇回复)
- 求助:FPGA AS不能下载 (JTAG是可以的) (9篇回复)
- CAN协议,给需要的---- (46篇回复)
- 谁用过max7000s系列的,IO输出不了5V (10篇回复)
- FFT IP核的一些问题 (2篇回复)
- 关于插值滤波器设计时的困惑 (1篇回复)
- CPLD烧写错误 !Error: Unknown integrity checking failure! (1篇回复)
- 新焊了 一块cycloneIII的板子,检测不到器件!!! (19篇回复)
- CPLD+TFT的PCB图片!接昨天的 (14篇回复)
- 关于特权同学中按键消抖的一个问题。。。 (2篇回复)
- 请问大侠如何使用8051ip核 呀? (16篇回复)
- 【开源】FPGA竞赛实战系列套件资料(外挂模块可达10多块) (86篇回复)
- 有人用ise写过fpga的程序没,求合作 (6篇回复)
- 请问有人有Libero 9.1或以上的license吗 (10篇回复)
- assign声明的减法为什么会被合成为DSP? (7篇回复)
- 多个LOGIC_CELL_COMB模块被当做传输路径,timequest不满足? (2篇回复)
- Altera Cyclone的FPGA上电后所有引脚的都会有个低电平脉冲吗? (3篇回复)
- 手把手教你写异步FIFO (26篇回复)
- Cyclone M4K速度 (7篇回复)
- 关于在signaltapII使用一点疑问。 (1篇回复)
- 不用的SDRAM 腳 (6篇回复)
- 请教,如何在CPld中用原理图实现时钟延时 (14篇回复)
- 初学FPGA,跟随特权的视频,但是按键消抖的历程仿真不成功 (11篇回复)
- 求助:怎样在Verilog程序中特意隐藏bug (14篇回复)
- timequest内部的寄存器之间的时序约束仅约束时钟吗? (1篇回复)
- 组合按键问题 (2篇回复)
- 为什么ISE14.7编译,点击Generate Programming File不能生成bit文件 (6篇回复)
- 晒一晒我的幸运礼物——FPGA黑金开发板 (15篇回复)
- EPM3064ALC44-4用JTAG烧写显示:can't access the JTAG chain (3篇回复)
- 急救,max3000A为何不能下载程序?下载电路如何配置?【恢复】 (3篇回复)
- 急救,max3000A为何不能下载程序?下载电路如何配置? (5篇回复)
- altera的CPLD芯片模块连线也占用LE资源? (11篇回复)
- 求助:2C20/EPCS16 JTAG下载.jic到epcs16成功,但是系统重新上电配置不成功。 (8篇回复)
- 咨询quartus ii (13.1)中,在QSYS调用DDR3的步骤,详细的参数配置 (12篇回复)
- FPGA开发经验之generate的用法以及条件编译 (5篇回复)
- verilog和VHDL,altera和xilinx哪个是主流啊?哪个好啊? (54篇回复)
- 用modelsim仿真,必须用testbench吗? (5篇回复)
- Verilog请教 (7篇回复)
- 说说今天自己FPGA 实验出现的问题吧 (14篇回复)
- FPGA的加密方法 (20篇回复)
- verilog定义了一个parameter,然后赋值 是啥意思? (7篇回复)
- PCIE硬核选的是X4,实际速度却只有X1的速度 (3篇回复)
- quartus ii 11.1 提示错误 (5篇回复)
- FPGA开发快速切入 (17篇回复)
- 夏宇闻教授的Verilog基础视频教程 (17篇回复)
- opencores 账号无法注册 (16篇回复)
- 自制开源软核处理器OpenMIPS实践版发布,附讲解视频 (44篇回复)
- 小白求救,关于Quartus的waring(10240) (1篇回复)
- Altera FPGA sof正常使用,但是下载pof文件就无法正常使用。 (7篇回复)
- 求助:关于FIFO的输出端重复读取数据的问题。 (23篇回复)
- SRAM可以拉低WE连续写入吗? (6篇回复)
- 请教个未使用的rst引脚问题 (12篇回复)
- 请教:关于锁相换问题? (11篇回复)
- 曼彻斯特I型编码加CRC循环码,仿真通过 (6篇回复)
- 长期开源计划:xilinx spartan 6 SDI视频开发板 (92篇回复)
- 上本好书,英文原版的---Wiley__Advanced FPGA Design (8篇回复)
- sram乒乓操作采集saa7113数据,怎么搞啊,求救呀 (9篇回复)
- 一个关于IODELAY2可变延时的问题 (1篇回复)
- 一个晶振输出给四路AD芯片,需要时钟缓冲器么? (1篇回复)
- 增量式光电编码器计数器程序 (49篇回复)
- 求一款cycloneⅢ芯片的电源芯片 (5篇回复)
- ov7670+fpga+tft终于可以直接显示视频了 (45篇回复)
- 关于线阵CCD TSL1401R-LF的问题 (4篇回复)
- altera cyclone iii 系列外接TI的pci-e phy 有成功做出的没? (2篇回复)
- 莱迪思ECP5产品系列又添新成员 性能提升 (0篇回复)
- 求助:用Verilog写程序时,如何解决两个模块之间输出信号... (12篇回复)
- 在cyclone iv 上调试DDR2,发现mclk_n一直为0? (0篇回复)
- QII中的Timequest报警问题 (0篇回复)