yefeng022 发表于 2014-8-21 11:12:14

要疯了...altium designer中FPGA引脚分配和引脚交换

FPGA一般上百个IO口，但是在原理图设计工程中IO的分配往往难以考虑到pcb中布局和走线的合理性。所以我觉得在设计中应该是原理图中不分配IO，在PCB布局完成后，一边走线一边就近分配IO，再同步到原理图当中去。但是在AD中应该如何操作呢，我试着用了下AD的引脚交换功能,大概有那个意思,但是引脚交换必须是在已经有连接关系的元件之间的引脚,感觉很难用.
不知道前辈们都是怎么画FPGA板子的,怎么高效的分配IO.

cxhy 发表于 2014-8-21 11:17:36

pcb可以同步到原理图的，先连线，再同步，做好记录，再到qsf文件里面改

yefeng022 发表于 2014-8-21 11:29:54

cxhy 发表于 2014-8-21 11:17
pcb可以同步到原理图的，先连线，再同步，做好记录，再到qsf文件里面改

那在原理图没有添加网络连接的情况下，怎么在PCB中直接连接走线呢，是不是要设置哪里啊？

cxhy 发表于 2014-8-21 11:31:38

双击焊盘，直接修改网络

ordman 发表于 2014-8-21 11:31:56

cadence的FPGA System planner、mentor的IO designer专业解决这类需求。

ice_lyb 发表于 2014-8-21 17:04:07

不是一般应该先进行FPGA上进行引脚分配，然后能够编译通过后才根据FPGA中的分配进行原理图设计呢么

papa0305 发表于 2014-8-21 17:31:44

了解了解   

yefeng022 发表于 2014-8-21 19:28:55

ice_lyb 发表于 2014-8-21 17:04
不是一般应该先进行FPGA上进行引脚分配，然后能够编译通过后才根据FPGA中的分配进行原理图设计呢么 ...

除了锁相环时钟输出，配置相关引脚等，其他作普通IO口的引脚一般都是可以随意分配的，大大增加了FPGA的灵活性

gginhouse 发表于 2014-8-21 21:32:45

我都是同时开pcb和原理图窗口，一个一个对好。试过反编译原理图，结果这个bank跑到另一个bank上去了。那个fpgafanout好像能分配到最近的引脚

gliet_su 发表于 2014-8-21 21:33:16

只能一个个在原理图中改

ice_lyb 发表于 2014-8-22 17:06:52

yefeng022 发表于 2014-8-21 19:28
除了锁相环时钟输出，配置相关引脚等，其他作普通IO口的引脚一般都是可以随意分配的，大大增加了FPGA的灵 ...

但是一般情况下一些bank是需要整个bank使用的，整个bank对应的电压都是一样的，如果你盲目的去分配，就有可能导致你需要总线有可能需要都是2.5v，但是你总线上的线分配在不同的bank，就会存在总线上的一些线的电压不对的尴尬
页: [1]
查看完整版本: 要疯了...altium designer中FPGA引脚分配和引脚交换