- 程序不稳定,是为什么? (8篇回复)
- 关于QUARTUS中megawizard的FIFO模块的仿真探索 (4篇回复)
- 想请教一下边沿捕获的问题 (6篇回复)
- 求教EPM240有多大的RAM呢? (18篇回复)
- RF抽取器 (16篇回复)
- EP2C20Q240C8构建NIOS核程序跑飞 (0篇回复)
- 有用过DS90C387的吗? (7篇回复)
- 水太深 想买几片AD9288 哪位朋友在某宝上买过? (2篇回复)
- 弄傻了cpld+sram驱动vga (17篇回复)
- modelsim 仿真IP核的问题 (0篇回复)
- 求助:怎样用nios系统读缓存器的数据? (3篇回复)
- Quartus中编译完成后的文件,如何判断占用多大空间呢 (10篇回复)
- 关于SD卡的读取问题 (0篇回复)
- 求助,初学fifo,原理都懂了,看不懂程序 (6篇回复)
- 各位大神帮我看看这是什么芯片 (8篇回复)
- 求助:求altium designer格式的EP4CE115F484的原理图封转 (2篇回复)
- 想请教一下关于FIFO跨时钟域深度取值的问题 (14篇回复)
- NIOS II程序固化,上电后程序到底在哪里运行? (13篇回复)
- 异步FIFO(DCFIFO)的两个时钟咋处理(请帮帮忙) (9篇回复)
- xilinx hilbert滤波器正交分量输出有问题 (3篇回复)
- VC编写上位机,程序计算量大,一运行,程序就死 (26篇回复)
- IC测试实习 (0篇回复)
- xilinx 官方公布的usb下载sch (149篇回复)
- 入门级别FPGA开发板及入门书籍求推荐,谢谢! (13篇回复)
- 写了一个同步fifo,初学者可以参考参考 (16篇回复)
- ad9854模块 大家有用52系列单片机控制的程序吗? (8篇回复)
- 如何用modelsim_altera对sdram或者usb等进行仿真? (1篇回复)
- 想请教一下nios关闭中断的问题 (0篇回复)
- FIFO不能置位读指针的位置么? (10篇回复)
- JTAG chain through PCIE ? (0篇回复)
- 关于FPGA开发板的功率 (3篇回复)
- quartus ii 11.0编译缓慢怎么解决 (8篇回复)
- 请教NIOS ii配置和程序下载时遇到问题 (0篇回复)
- 开学之后准备入手FPGA,前辈们给点建议呗 (53篇回复)
- 关于多路时钟选择的问题 (5篇回复)
- 潜水一个多月,我要崛起 (25篇回复)
- 求助关于ov7670摄像头+sdram(NIOS)+vga的配合使用问题 (8篇回复)
- 为什么NIOS增加输入时钟频率会导致system ID连不上的错误? (2篇回复)
- 坛子里有没有用fpga做并行运算的大神啊?? (12篇回复)
- 原创,基于FPGA的行列矩阵键盘扫描Verilog HDL源码 (8篇回复)
- 最近想学FPGA,推荐一款开发板,最好不能误人子弟的 (9篇回复)
- 初学FPGA数码管显示数字自动加数功能 (2篇回复)
- quarters ii PCI核不能生成.pof文件 (25篇回复)
- 请大家帮忙看看如下时序如何用VHDL实现 (17篇回复)
- FPGA中一般怎么模拟高斯白噪声? (4篇回复)
- 关于特权同学的 SDRAM控制器 部分代码的多种纠结。 (14篇回复)
- TFT驱动中的前后廊沿的作用 (6篇回复)
- cyclone iv驱动DDR2的时钟,是否需要特殊的GPCLK时钟? (1篇回复)
- 产生幅度为50mv的梯形波,上升沿时间0.2ms,10位的DA能行吗 (9篇回复)
- 大家都怎样用verilog编乘法器? (19篇回复)
- 为什么我的nios没有File-New-Nios II Application and BSP from Template (2篇回复)
- 在使用dcfifo是,wrfull一直输出输出高电平,请问谁遇到过..... (0篇回复)
- FPGA中怎么实现希尔伯特Hilbert变换? (36篇回复)
- 第一章 所谓的顶层设计 (13篇回复)
- 关于摄像机标定的一个问题,求解释 (1篇回复)
- SDRAM-------另一些疑问。 自刷新 (13篇回复)
- 关于SD卡的操作 (3篇回复)
- 如何实现一个DDR控制器控制两片DDR (5篇回复)
- 有关cpld+saa7111+ccd的一些问题 (2篇回复)
- 用FPGA完成手控的程序,带加减速的,大家看看,欢迎扔石头 (4篇回复)
- XILINX Artix 7 IO翻转速度太慢? (8篇回复)
- 需要EP1C6T144C8和EPCS1N各10片,不知有坛友能提供否? (0篇回复)
- 全通滤波器为什么不能对方波进行移相 (3篇回复)
- 初学fpga D触发器实例 (2篇回复)
- 高速AD的采样时钟频率和输入时钟频率是一样的吗,可以划. (1篇回复)
- verilog中阻塞与非阻塞设计献给初学的童鞋,望高手无视 (8篇回复)
- VGA转换模块的焊接 (19篇回复)
- 神们,车牌倾斜校正的算法求教~~ (20篇回复)
- 求助:基于fpga的IP核FIFO实现乒乓操作的功能,遇到一个问... (12篇回复)
- 一步一步交流讨论CPLD驱动TFT(以群创AT043TN24为例) (44篇回复)
- 特权同学的Verilog版本Uart接受数据并发送出去的困惑。。。 (6篇回复)
- 两片16位 DDR2,并32位用,cyclone iv 需要几个DQS? (4篇回复)
- zedboard上通过USB与PC机通信 (0篇回复)
- 请教:如何在两个always块中对同一变量赋值? (16篇回复)
- 是不是QuARTUA II 9.0里没有sdram的ip核啊?只有什么DDR2之类的 (2篇回复)
- 想请教一下NIOS里的中断问题 (3篇回复)
- 第三章 跨时钟域最常用的方法同步法(更新) (5篇回复)
- NIOS报错:The system console model is invalid. Cannot launch. (10篇回复)
- 用EPM240怎么实现输入系列信号延迟输出? (23篇回复)
- 想用xilinx的FIR ip核做一个希尔伯特滤波器输出有问题 (15篇回复)
- 给大家发个自己写的fpga和单片机spi通信程序(大鸟飞过) (19篇回复)
- 有什么好的FPGA的字符识别方案么? (0篇回复)
- 上传一份avlone接口规范 (4篇回复)
- 第二章 何为脉冲边沿检测法(更新) (4篇回复)
- 想去做客座学生,但感觉对不住导师 (11篇回复)
- 80MHZ采样时钟信号用晶振还是用PLL? (5篇回复)
- NIOSII学习资料,希望能引来更深入的nios资料【恢复】 (112篇回复)
- 想请教高手几个问题 (5篇回复)
- ISE14.4查看RTL图貌似有问题啊 (7篇回复)
- 关于SDRAM的乒乓操作 (1篇回复)
- 新兵入驻 (3篇回复)
- std_logic_vector();括号内只有一个数,难道是个函数吗? (2篇回复)
- quartus ii的 vccio电压是否 在pin assignment 里io standard里设置? (2篇回复)
- 关于MODELSIM仿真Q2IP核的疑问 (0篇回复)
- 如图所示,这种情况怎么完成16位数据的写? (10篇回复)
- 请教fpga 的时序约束参数是从哪里来的?modelsim仿真来的吗 (2篇回复)
- 小白问题,百思不得其解 (16篇回复)
- 新手初学FPGA,麻烦高手推荐适合初学者用的板子和书籍 (16篇回复)
- _华_为_verilog教程 (23篇回复)
- 用SignalTapII捕获PLL输出的38.4MHz时钟计数器乱了,这是为什... (9篇回复)