zcy0517 发表于 2014-4-4 10:55:53

求助关于ov7670摄像头+sdram(NIOS)+vga的配合使用问题

本帖最后由 zcy0517 于 2014-4-4 17:48 编辑

        我现在的情况时ov7670+sdram(10Mhz写入),vga+sdram(100Mhz读出)都可以配合使用了,但三个一起就读不出数据了,图像不显示。ov7670,vga是用verilog写的,sdram是用NIOS的sdram controller控制。我想着是sdram(64M容量)先读取出摄像头的奇数帧数据(如第一帧)存储在的内存内,偶数帧数据(如第二帧)则存储在的内存内;当摄像头在向sdram写奇数帧的时候,vga去读sdram的偶数帧(想请问下这里会出现sdram读写冲突的问题么?)
        我目前用的方法是通过NIOS的上升沿中断来进行sdram的读写通信:
        1.ov7670的vsync信号控制写地址的初始化(0x130_0000) ;
        2.vga的vsync信号控制读地址指针初始化(0x140_0000);
        3.ov7670和vga的像素时钟分别来控制地址自增1。有更合适的跨时域设计方法么?
        请大神们多多指教!
       

zcy0517 发表于 2014-4-4 13:42:07

自己顶一下~

金牛AKI 发表于 2014-4-4 16:52:07

顶一下嘿嘿

书生 发表于 2014-4-4 17:29:27

顶你一下...{:titter:}...最近也在做ov7670..

zcy0517 发表于 2014-4-4 21:03:13

{:cry:}{:cry:}{:cry:}{:cry:}{:cry:}{:cry:}

蓝色风暴@FPGA 发表于 2014-4-4 21:07:46

你说三个同时使用,那带宽就为输入10M+输出100M=110M,不知道的你SDRAM跑多快,够不够110M

zcy0517 发表于 2014-4-5 08:27:35

本帖最后由 zcy0517 于 2014-4-5 08:34 编辑

蓝色风暴@FPGA 发表于 2014-4-4 21:07
你说三个同时使用,那带宽就为输入10M+输出100M=110M,不知道的你SDRAM跑多快,够不够110M ...

我本来的sdram的频率大概是140Mhz左右的,但我想尝试着把NIOS的输入时钟调高一点到100Mhz左右(想让它吃到读数据的时钟上升沿100Mhz),但是这样就导致“Connected system ID hash not found on target at expected base address.”这个错误,system ID找不到。。。
那有什么解决的办法么?能让我100Mhz读出数据的?

蓝色风暴@FPGA 发表于 2014-4-5 10:36:06

在NIOS里面用软件控制SDRAM读写效率应该会很低,我没试过
我们一般也不会这么做,控制sdram读写是用逻辑

zcy0517 发表于 2014-4-5 10:46:21

蓝色风暴@FPGA 发表于 2014-4-5 10:36
在NIOS里面用软件控制SDRAM读写效率应该会很低,我没试过
我们一般也不会这么做,控制sdram读写是用逻辑 ...

恩恩。是指sdram controller 的IP核吗?
页: [1]
查看完整版本: 求助关于ov7670摄像头+sdram(NIOS)+vga的配合使用问题