论坛首页 › FPGA › 80MHZ采样时钟信号用晶振还是用PLL？

user_ourdev 发表于 2014-3-23 16:32:11

80MHZ采样时钟信号用晶振还是用PLL？

电路是FPGA控制ADC采样，采样时钟要求80MHZ，老板指示说PLL有抖动，建议FPGA直接使用80MHZ的晶振不通过PLL，这样比用20MHZ晶振通过PLL倍频到80MHZ更好吗？
注：老板不懂FPGA，只是在网上看到的，我没找到出处

yuhang 发表于 2014-3-23 16:38:13

这个当然是直接用晶振好了，LZ头像太萌了

eva015401 发表于 2014-3-23 16:41:06

有源晶振比PLL好

user_ourdev 发表于 2014-3-23 17:02:23

谢谢LS两位！

yuhang 发表于 2014-3-23 17:13:05

而且不建议用正好80MHz的晶振采样，可以用80.05MHz的采样率

user_ourdev 发表于 2014-3-23 18:26:14

yuhang 发表于 2014-3-23 17:13
而且不建议用正好80MHz的晶振采样，可以用80.05MHz的采样率

看来是高手，求解释，ADC规格书上要求是80M

查看完整版本: 80MHZ采样时钟信号用晶振还是用PLL？