sme 发表于 2013-11-14 09:26:08

XILINX Artix 7 IO翻转速度太慢？

以前用spartan3，用2只IO做USB 全速通信，没有问题。
现换了Artix 7，用做USB的两只IO输出时，翻转速度很慢，为什么呢？


上图中，左边是主机发送的，右边是FPGA发出来的。前几个CLK刚好是12MHz的频率。从最后一个波形看，其上升、下降时间超过100ns。

我设的约束：
NET "DP"                        LOC = "E7"        | IOSTANDARD = "LVCMOS33";
NET "DM"                        LOC = "J3"        | IOSTANDARD = "LVCMOS33";
NET "DM" SLEW = FAST;
NET "DP" SLEW = FAST;
NET "DP" DRIVE = 16;
NET "DM" DRIVE = 16;

找手册也没有找到IO设成LVCMOS33时的一些电气特性。

蓝色风暴@FPGA 发表于 2013-11-14 10:31:18

压摆率都设到fast了、电流都到16mA了不应该这么慢、再低端的FPGA芯片翻转率也不会这么慢
用示波器直接观察FPGA管脚
看看是否管脚外围电路有问题

sme 发表于 2013-11-14 11:12:42

蓝色风暴@FPGA 发表于 2013-11-14 10:31 static/image/common/back.gif
压摆率都设到fast了、电流都到16mA了不应该这么慢、再低端的FPGA芯片翻转率也不会这么慢
用示波器直接观察F ...

是啊，想不通呢，这就是示波器量到的管脚。我是直接接USB线，电脑那头没法量的。
两只脚都这样，这两只脚也没有接其它的器件。

tennokoe 发表于 2013-11-14 22:32:40

attix-7系列的直流和开关特性
http://www.xilinx.com/support/documentation/data_sheets/ds181_Artix_7_Data_Sheet.pdf

7系列封装和引脚规范 文档 UG475

sme 发表于 2013-11-15 17:38:59

看了xilinx的一些资料，没有找到IO的上升、下降时间和负载的关系。
也用示波器量过了，如果只有表笔当负载，上升、下降时间大概在10ns。接USB线后变差很多，可能是AC特性不太好。

attonie 发表于 2014-3-29 18:01:03

这问题解决了吗? 我也想入一个AC701的开发板,但是它没有配USB IP, 不知道你这个核是哪里来的?

y595906642 发表于 2014-3-29 19:26:19

usb这种差分信号不应该是lvds吗?
求高手

sme 发表于 2014-3-31 08:57:54

attonie 发表于 2014-3-29 18:01
这问题解决了吗? 我也想入一个AC701的开发板,但是它没有配USB IP, 不知道你这个核是哪里来的? ...

加了一个飞利浦的USBDP11 PHY IC解决。

sme 发表于 2014-3-31 08:58:31

y595906642 发表于 2014-3-29 19:26
usb这种差分信号不应该是lvds吗?
求高手

全速、低速，3.3V 差分而已，要求不高的话用数字IO就行了。Spartan 6以前的都可以。
页: [1]
查看完整版本: XILINX Artix 7 IO翻转速度太慢？