论坛首页 › FPGA › 为什么NIOS增加输入时钟频率会导致system ID连不上的错误？

zcy0517 发表于 2014-4-5 08:38:44

为什么NIOS增加输入时钟频率会导致system ID连不上的错误？

本帖最后由 zcy0517 于 2014-4-5 17:10 编辑

50Mhz（80Mhz也可以，90Mhz就不稳定了）输入NIOS没有问题，但100Mhz就说错误了，连不上了。有什么解决的办法么。希望100Mhz行用啊。{:3_55:}

zcy0517 发表于 2014-4-5 08:48:46

本帖最后由 zcy0517 于 2014-4-5 08:55 编辑

NIOS的工作时钟到底是看哪一个呢？{:3_47:} （我想用来吃到100Mhz的上升沿信号）
是看外部给它的，还是qsy设置里头的？

zcy0517 发表于 2014-4-5 09:47:49

本帖最后由 zcy0517 于 2014-4-5 10:18 编辑

哎。。我输入时钟是50Mhz,qsys内部的改成140Mhz。。吃不到100Mhz的信号哎。。 揪心。真不知道那个qsys内部的时钟到底是干嘛的。！
有没有办法让nios输入时钟100Mhz的情况下，system ID还能找到的？
是不是我应该添加SDC文件约束时序这样的？
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sdramhaha.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.

查看完整版本: 为什么NIOS增加输入时钟频率会导致system ID连不上的错误？