- 开源MSP430F147单片机软核添加自定义外设 (4篇回复)
- 求助 PEX8311的LocalBus能用挂上STM32的FSMC总线吗? (0篇回复)
- 请教Spartan6外挂SDRAM、DDR2问题 (11篇回复)
- EP4CE10F17C8l 能代替EP4CE10F17C8n吗 ? (0篇回复)
- 近乎全新DE2-115出售了 (23篇回复)
- verilog写一个乘法器用数码管显示编译出现错误,请大神帮忙 (4篇回复)
- 向各位大神请教用modelsim仿真出现的问题,(⊙o⊙)哦是新手 (10篇回复)
- 大家说system Verilog以后会不会比Verilog流行,现在是不是该转行去学习他呀 (24篇回复)
- altara的as下载是一个 怎样的过程啊 ?我的as口下载没反应 (8篇回复)
- 刚用quartus ii 请教下,边上的蓝点是什么? (2篇回复)
- 请大家推荐入门用的(一个FPGA的教程)和(一个FPGA开发板) (21篇回复)
- spi求指导 (4篇回复)
- cy7c68013 官方例程 上位机 Streamer vs2010 编译出现错误 (3篇回复)
- FPGA内磁珠的选择 (2篇回复)
- FPGA等精度频率计的闸门信号切换怎么搞? (7篇回复)
- 基于modelsim的正弦信号发生器的Rom仿真 (1篇回复)
- CPLD MAX V系列的5M570Z芯片内核电压电流 (0篇回复)
- 一个码流生成和采集设备 (2篇回复)
- 考考眼力,大家猜猜这些带FPGA的板子都多少钱。。。 (11篇回复)
- 为什么DDS产生正弦不用震荡的滤波器 (8篇回复)
- lattice diamond 2.2 在window8.1系统下驱动问题 (4篇回复)
- altera EP4CE10供电 是3.6V,超过3.3V,是否可以 ? (3篇回复)
- 发一本FPGA verilog HDL的书 附上一些讲义 书名:Digital System Design with SystemV (14篇回复)
- 转让特权同学FPGA开发板 (4篇回复)
- Quartus 13.1 WEB 中子模块如何仿真? (2篇回复)
- altera的as可以加保护,为何jtag口没有家 二极管保护? (0篇回复)
- 如果EP4C上 加的超过 额定电压的电源,会造成什么结果 ? (6篇回复)
- 有做FPGA开发的么?有的联系。。。QQ:527560502 (1篇回复)
- Breathing LED (6篇回复)
- 2片sram做乒乓操作,能否共用地址和数据总线 (9篇回复)
- 求助,用VHDL语言设计一个数字钟系统(实训) (39篇回复)
- 使用AMS1117-3.3V AMS1117-2.5V AMS1117-1.2可以给EP4C供电? (8篇回复)
- 有没有人有兴趣有能力开发一款廉价版的挖矿机的? (24篇回复)
- 编译nios 工程出现 No rule to make target 错误~未果~~~ (1篇回复)
- 求推荐直流高压输入的DCDC (14篇回复)
- ED2-70 台湾友晶开发板 altera12.2 下载问题 (0篇回复)
- 刚开始学习FPGA,大家给点意见,关于发展方向 (13篇回复)
- 用vhdl写具有音乐报点的数字钟(作为初学者,还望各位多多指教) (11篇回复)
- 大家有谁用verilog写过ADC0809的代码啊,AD0809的时钟怎么处理啊,最好有代码给小弟膜拜 (2篇回复)
- 基于VHDL语言的数字时钟设计 (1篇回复)
- 带LCD1602液晶菜单显示的多功能数字时钟-FPGA VHDL版本程序 (23篇回复)
- ultra serial port monitor这个串口软件谁用过?求破解版 (0篇回复)
- CPLD+SRAM驱动4.3寸屏,关于屏的驱动IC问题 (7篇回复)
- 请教个FPGA的问题,随着不同状态,差别几百毫安,是否正常 (11篇回复)
- Quartus II 12.0 跟 Synplify Pro 哪个版本配套? (1篇回复)
- 晒晒新做的CYCLONE IV核心板 EP4CE15 BGA封装 共享原理图和测试程序 (35篇回复)
- FPGA驱动RGB LVDS MIPI接口TFT 屏 (11篇回复)
- 请问,FPGA在安防,监控中,大多用的是哪一种?谢谢。 (1篇回复)
- 20ms的计数为什么是20'hfffff (1篇回复)
- 请教下FPC连接器和线,能跑多高频率? (1篇回复)
- 上传一个dsp builder的am调制工程 (1篇回复)
- 求助dsp builder的问题 (8篇回复)
- jtag 无法连接, 请问可能有什么原因 (4篇回复)
- 谁有DE2帮我看看板子上的RJ45座子型号是多少啊? (3篇回复)
- 关于EP4CE10 PLL时钟输入端问题 (1篇回复)
- [讨论] FPGA有必要配并行FLASH么? (6篇回复)
- FPGA中SDRAM\SRAM\FLASH可以共用数据总线和地址总线么? (4篇回复)
- 请推荐一款3.3v SPI接口的8路10位或12位AD转换芯片。 (6篇回复)
- FPGA管脚设置 LVCOMS LVTTL 选哪个 ?如何确定 (3篇回复)
- NIOSii 软件设计碰到一个问题 (3篇回复)
- quartus ii 12.0 添加 Nios ii 软核组件求助。 (4篇回复)
- 弱弱的问一下,Opencv这个视觉库可以移植到NiosII上吗? (12篇回复)
- 关于I2C从设备ACK的问题! (8篇回复)
- FPGA矿机用XILINX V7去搭建,有懂算法说说算法好搞吗? (13篇回复)
- FPGA的2.5V电源如果不加去耦电容会不会对电路有很大影响? (8篇回复)
- VHDL中的移位运算符怎么用 (16篇回复)
- Warning (10230): Verilog HDL assignment warning at Scaler.v(33): truncated val (10篇回复)
- 要做一个显示波形的,关于sdram,nios,adc的时钟及io分配,求教? (14篇回复)
- Lattice在AD10的元件库 (0篇回复)
- DIY了一个XILINX USB Cable ,但是无法更新 (3篇回复)
- PCIE×1采集卡搜驱动卡死 (6篇回复)
- 寻求帮助 (12篇回复)
- 请问EP4CE10的功耗 (11篇回复)
- SDRAM刷新操作是否会关闭当前工作行(有效行) (5篇回复)
- Spartan6使用DCM不能通过MAP (7篇回复)
- SDRAM初始化 VERILOG是不是在时序电路一定要非阻塞方式赋值 (0篇回复)
- EP2C5Q208和EP2C8Q208引脚是否兼容?可以直接替换么? (8篇回复)
- verilog代码关于数据的有效方式的疑问 (28篇回复)
- Quartus II 里面的 的 libraries/primitives/constant 是否用来忽悠人的? (1篇回复)
- 求 最便宜的CPLD(3.3v)的有那些? (38篇回复)
- 新画的板子 fpga ps2 接口电平的问题 (3篇回复)
- 求助 modelsim SE-64 10.0C 仿真 library 中的work 提示不可用 (1篇回复)
- 装quartus遇到了破解的问题,求助大神 (9篇回复)
- 大家帮看一下这个USBBlaster eeLogic Salea 三合一的下载器怎么用 (5篇回复)
- 有用过艾曼电子FPGA核心板的进?! (24篇回复)
- 求助modelsim ase 仿真ALTERA 的双口RAM的问题 (6篇回复)
- 很实用的Cadence使用参考手册 共388页 (12篇回复)
- fpga数据打包 (6篇回复)
- 什么是多时钟域 (1篇回复)
- 初学VHDL,请教一个问题 (2篇回复)
- 关于DSP builder建立FIR滤波器的问题~ (3篇回复)
- 求助一个电路分析 (9篇回复)
- 发一个用状态机实现8位独立按键消抖的程序,欢迎拍砖 (9篇回复)
- 请教FPGA管脚测速问题??? (3篇回复)
- 求助!CPLD I2C 信号中继的设计 (4篇回复)
- FPGA实现CRC32的问题 (6篇回复)
- M9K的使用问题 (12篇回复)
- 这个触摸屏控制器的资料比ADS7843的详细,XPT2046 (13篇回复)
- Vivado什么时候可以支持6系类spatan6等产品 (5篇回复)
- assign 和 force 有什么区别 (2篇回复)