amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 基于VHDL语言的数字时钟设计
小小怪
发表于 2013-7-4 23:31:23
基于VHDL语言的数字时钟设计
这个学期EDA实训弄了个数字钟,最终程序包在实训室忘记拷回来,这个可实现整点报时,能走时分秒...新手上路,别见笑。
小菜鸟001
发表于 2013-12-20 09:55:04
你好 ,你的数字钟还在吗?在的话发一份给我啊。。谢谢啊~~邮箱10314181@qq.com
页:
[1]
查看完整版本:
基于VHDL语言的数字时钟设计