- 讨论一下CPLD破解难度有多大? (20篇回复)
- Xilinx,SDK链接问题 (5篇回复)
- 求助,,解决多个always对同一个赋值的问题.. (9篇回复)
- quartus的pll模块为什么是灰的,不能调用(芯片 EP2C8Q208C8N) (4篇回复)
- FPGA接ARM,大家都用什么接口 (22篇回复)
- quartus 编译完成后,显示logic elements使用为0,是否正常? (10篇回复)
- 求一个可靠的SPI Master的verilog实现源代码 (7篇回复)
- 关于PLL时钟专用输出管脚去哪找的问题 (9篇回复)
- 非常好的FPGA量产烧程序及在线更新程序方法 (73篇回复)
- 防雷器电路设计概要 (3篇回复)
- Xilinx PCIE地址问题 (0篇回复)
- CYCLONE 4 如果使用AS配置,BANK 1 又使用LVDS 這樣可以使用嗎 (0篇回复)
- 关于de1-soc开发板如何将pio映射成双向口的问题 (8篇回复)
- 《Verilog HDL应用程序设计实例精讲》光盘资料 500MB (193篇回复)
- quartus 哪个版本好用啊,支持Cyclone IV 大神些~ (16篇回复)
- 有玩zynq开发板的吗?求同路。 (20篇回复)
- quartus 仿真问题 (5篇回复)
- Quartus II 出现如下警告,如何解决? (17篇回复)
- cpld接收串口指令,指令长度不定,那么如何判断一包结束? (8篇回复)
- PCIe接口通信 (12篇回复)
- Altera提供MAX 10 FPGA和评估套件,提高系统价值 (15篇回复)
- altera的ddr2 的ip核 应该可以对一行连续突发读写 几百个吧? (3篇回复)
- 大家谈谈我们写FPGA程序用状态机有什么优缺点? (10篇回复)
- 开源处理器OpenMIPS教学版v1.0(附教学视频) (16篇回复)
- DCFIFO 数据总是读不空 (8篇回复)
- 跑芯片的最高频率,稳定吗? (16篇回复)
- 分享个康草科技的3C25-V5核心板原理图及测试用例 (0篇回复)
- 读《读特权同学”深入浅出玩转FPGA“有感》有感 (35篇回复)
- 咨询一下这种全彩LED屏控制卡可以当开发板用不? (16篇回复)
- 双向端口做时序约束 (1篇回复)
- 关于PLL时钟的警告 (1篇回复)
- 一样的程序,分别用ISE12.3和ISE14.7编译下载后得到不同的现象 (4篇回复)
- USB cypress68013 fpga 读写程序 (3篇回复)
- 分享 : Quartus II 14.0 Crack (4篇回复)
- 自己画的基带FPGA软件接收机(根据某研究所和数据手册) (7篇回复)
- 求一个lattice的diamond 破解 (6篇回复)
- VIVADO中如何使用自定义IP核读写MIG? (2篇回复)
- 请教Zynq-7000三轴机械视觉伺服系统的开发 可行? (28篇回复)
- 夏宇闻:Verilog数字系统设计教程(第2版 (34篇回复)
- Xilinx的FPGA开发板为什么这么少呢! (46篇回复)
- 【求助】quartus ii 11.1 SP2无法调用modelsim10.1a (5篇回复)
- AD9824 底部焊盘的连接 (4篇回复)
- verilog 1.25分频实现,只能使用逻辑电路 (4篇回复)
- SHOW一下:CYCLONE IV 最小系统板 EP4CE10芯片 (24篇回复)
- 请大家推荐一款PCIE转PCMCIA芯片,或者USB转PCMCIA芯片,谢谢 (0篇回复)
- 手把手教你用Quartus II生成锁相环 (17篇回复)
- 实在受不了了,大骂一句,那本红色封面的书《面向CPLD/FPGA的Verilog设计》真叫烂啊!!! (44篇回复)
- Quartus II v13,v14的问题 (5篇回复)
- 闲置开发板,寻找有缘人之六(MAXII) (22篇回复)
- 想买一套开发板,求推荐,谢谢! (2篇回复)
- FPGA 子模块公用输出端口报错!待解决 (3篇回复)
- verilog例程,从基础到高阶 (37篇回复)
- 最近找工作,比较迷茫,求指点 (152篇回复)
- 记两个读《自己动手写cpu》里面的问题 (5篇回复)
- verilog 里不可综合语句 有哪些?综合时直接被注释掉了吗 (9篇回复)
- FPGA PLL核 复制 初步问题 (4篇回复)
- 高手们,为什么FPGA和arm连接的时候波形被抬高了,有图 (26篇回复)
- 我总结的学习FPGA100个值得注意的要点 (56篇回复)
- 把 状态机的多个 状态这样放置有什么好处 ? (18篇回复)
- 2011年新书《Verilog HDL数字系统设计》 (187篇回复)
- EPM240-C5价格4.2,这是哪一种货,有人用过没 (15篇回复)
- 50M的fpga频率怎么采集100M AD的数据…… (21篇回复)
- sdram的页突发 后,也应该有预充电命令吧? (0篇回复)
- hy57v6416etp-h4 的datasheet就12页,没有读写时序图? (1篇回复)
- 关于XILINX FPGA时序约束的资料---来自互联网。 (3篇回复)
- FPGA学习过程中的小体会 (25篇回复)
- 想做这样一套产品 求指点 (30篇回复)
- Altera 量产烧录软件大家都用哪个呢? (6篇回复)
- 今天刚刚拿到的zedboard,发帖纪录分享使用心得! (37篇回复)
- 求助:QuartusII 13.0 无法安装器件 (2篇回复)
- 状态机最后跳到一个状态,不再出来,是否稳定? (3篇回复)
- altera的ddr2控制器 auto-precharge使用方法? (3篇回复)
- HY57V6416 仿真模型谁有啊 ? (0篇回复)
- 【原创教程】《FPGA那些事儿--ModelSim仿真技巧》连载进行中 (54篇回复)
- 如果想尝试下CPLD或者FPGA的话,怎么入手? (40篇回复)
- modelsim仿真疑问 (7篇回复)
- EPM3128A 驱动 24个led,求助 (9篇回复)
- 箭头所指的是延迟一段时间再赋值吗?会综合成什么 (6篇回复)
- 关于sdram的这句话错了吧? (3篇回复)
- 时序报错 (8篇回复)
- xilinx红色飓风开发板资料 给需要的朋友 (102篇回复)
- 关于zedboard的一个小问题 (3篇回复)
- 开始捣鼓zedboard,持续更新学习心得和资料。 (11篇回复)
- 写了一个按键触发的流水灯,基于单稳态电路的 (1篇回复)
- 上传一个Source insight解释verilog的模板 (11篇回复)
- 高手指点下25位二进制转BCD码的方法(就是用数码管显示) (12篇回复)
- 请问大虾,cyclone能不能通过verilog直接读写epcs?谢谢! (6篇回复)
- 请问quartus ii 中有没有全数字锁相环的IP核? (13篇回复)
- 关于屏幕的驱动…… (16篇回复)
- 一块屏幕驱动 (13篇回复)
- SPARTAN 6的全局时钟最高能到几M? (8篇回复)
- 分享一个按键程序,通过仿真和实物验证 (4篇回复)
- 求解惑:本科搞两年FPGA 研究生就读C9某高校研究光纤通信 (40篇回复)
- 'include使用的问题 (3篇回复)
- 求过来人推荐一款实用的FPGA开发板 (2篇回复)
- 求助:Altera CycloneII FFT Ip的 核使用!!!!! (7篇回复)
- stm32 能否隔着CPLD读取SRAM? (17篇回复)
- verilog中的时序电路 用阻塞赋值 行吗? (4篇回复)
- 自动生成verilog文件的testbench和例化 (14篇回复)
- verilog乘除小数的时候一般都是怎么解决的? (3篇回复)