linjpxt 发表于 2013-12-11 15:53:19

上传一个Source insight解释verilog的模板

之前写单片机代码一直习惯用source insight,这阵搞FPGA发现source insight对verilog 的解释不是很好,虽然从官网上下载了模板,但对同一行第二个变量这些都识别不了.
无奈转向其它的软件,但用了一圈之后,还是喜欢source insight. 刚好这下有点空,自己学着改一下正则表达式,现在基本能解释我用到的代码结构了.
上传上来大家试试.

biansf2001 发表于 2013-12-11 16:30:13

我觉得QII的编辑器还行啊

qq635274216 发表于 2013-12-11 16:58:34

以前玩ＦＰＧＡ用过这个

sky_prince 发表于 2013-12-11 17:46:47

QII高版本的可以啊。

wangjun403 发表于 2013-12-12 09:20:56

sky_prince 发表于 2013-12-11 17:46
QII高版本的可以啊。

多高版本

flyaudio 发表于 2013-12-13 09:50:01

支持条件编译么？ ·ifdef

wangjun403 发表于 2013-12-16 12:37:12

flyaudio 发表于 2013-12-13 09:50
支持条件编译么？ ·ifdef

一编辑器而已

flyaudio 发表于 2013-12-16 12:50:55

wangjun403 发表于 2013-12-16 12:37
一编辑器而已

我知道。
我的意思是对条件编译的语句高亮，而且对相应的条件编译区域的verilog代码高亮/暗

wangjun403 发表于 2013-12-16 17:53:22

flyaudio 发表于 2013-12-16 12:50
我知道。
我的意思是对条件编译的语句高亮，而且对相应的条件编译区域的verilog代码高亮/暗 ...

eclipse可以
vim里c/c++也可以，verilog理论上可以（但没有人去弄高级点的语法高亮）

DepravedLucien 发表于 2014-9-24 15:59:12

nodepad   

chun2495 发表于 2014-9-26 15:27:42

嗯 差不多11.0以后都有高亮了

linjpxt 发表于 2014-9-26 22:46:34

其实要的不只是高高，是上下文提示和变量名的自动完成，
高亮很多可以实现，
页: [1]
查看完整版本: 上传一个Source insight解释verilog的模板