amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› Xilinx PCIE地址问题
517650971
发表于 2014-10-22 23:36:46
Xilinx PCIE地址问题
请问,长数据读请求时是否必须分包,分包大小不超过0x80DW?
如果分包,发送请求包时,是连续发送还是接收完一包再发第二包请求包?
回复数据头为4DW,请求包中的Fmt=01外,还有哪个必须设置?
页:
[1]
查看完整版本:
Xilinx PCIE地址问题