论坛首页 › FPGA › cyclone iv驱动DDR2的时钟，是否需要特殊的GPCLK时钟？

atom100 发表于 2014-4-3 09:46:03

cyclone iv驱动DDR2的时钟，是否需要特殊的GPCLK时钟？

cyclone iv里例化了一个DDR2控制器，有差分时钟输出，驱动DDR2的时钟，是否需要特殊的GPCLK时钟管脚？
但 看到DPCLK时钟只有单端输出，是不是 DPCLK不能输出差分时钟信号？

蓝色风暴@FPGA 发表于 2014-4-3 20:14:25

现在DDR控制器自我约束已经做到非常到位了，时钟放在普通IO就行
也只有普通IO才行，因为DDR得时钟的双向的

查看完整版本: cyclone iv驱动DDR2的时钟，是否需要特殊的GPCLK时钟？