RF抽取器
大家有熟悉RF抽取器的吗?由于做眼科AB超仪用到了AD公司的AD9674芯片,里面有RF抽取器,一般是和FPGA的FIFO口配合使用,我现在想用ARM直接用,这个速度可以达到吗? 本帖最后由 haley 于 2014-4-2 09:52 编辑抽取之前都要进行滤波,只有降低了信号带宽才能抽取。如果直接抽取会减低SFDR,同时可能产生混叠。你说的AD9674的采样输出是串行LVDS信号,如果滤波器的带宽是10M,采样率是20M,15Bit的位宽,需要300MHz的LVDS的串行接收能力,这只是一个通道,AD9674一共有8个通道,什么样的ARM能胜任我不知道,你可以对照ARM的外设来看,是否有满足要求的。个人感觉很难,如果这个事情ARM可以直接处理过来,FPGA存在的价值基本就没有了。 ab超多高的采样率,几十KHZ的量级估计可行 haley 发表于 2014-4-2 09:51
抽取之前都要进行滤波,只有降低了信号带宽才能抽取。如果直接抽取会减低SFDR,同时可能产生混叠。你说的AD ...
你好,我想问一下,我现在准备用AD9674,探头是20M的频率,如果采用100M的采样速率,AD位宽为14位,这样的话速度就有1.4G了,手册上说就必须采用RF抽取器,但我没有找到太多关于RF抽取器的资料,他是从这采样数据中取部分数据出来吗?AD9674是以LVDS输出,现在的FPGA如果用LVDS 和FIFO速度又可以达到多少呢?现在看了一下感觉没怎么明白 本帖最后由 gzhuli 于 2014-4-11 10:49 编辑
和LVDS FIFO这些都没关系,也不能直接抽取部分采样数据,RF抽取器需要对采样数据做数字下变频(Digital Down Conversion,简称DDC)。
比如探头20MHz的中心频率,信号带宽2MHz,采样率100MSPS,那么你可以用NCO(直接查表或CORDIC)产生一个LO和采样信号相乘,将频谱从20MHz搬到1MHz附近,然后用CIC滤波器将采样率降到4~5MSPS,一般还要再加个FIR invert-sinc补偿滤波器修正CIC滤波器的sinc衰减,这样才可以把100MSPS抽取到几MSPS。 gzhuli 发表于 2014-4-11 10:48
和LVDS FIFO这些都没关系,也不能直接抽取部分采样数据,RF抽取器需要对采样数据做数字下变频(Digital Dow ...
很深奥哦。 gzhuli 发表于 2014-4-11 10:48
和LVDS FIFO这些都没关系,也不能直接抽取部分采样数据,RF抽取器需要对采样数据做数字下变频(Digital Dow ...
大师真是博学啊!软件无线电的知识也知道,膜拜 看了一下AD9674,原来是里面自带/2 RF抽取器了,这就是说100MSPS会降到50MSPS输出,不用自己折腾。 Lpdengsh 发表于 2014-4-11 09:25
你好,我想问一下,我现在准备用AD9674,探头是20M的频率,如果采用100M的采样速率,AD位宽为14位,这样 ...
在数字域抽取的前提是不产生混叠,比如说你的基带信号最高频率是20M,按照采样定律,可以用40M的采样频率。但是你用了100M的时钟来采样了,就可以按照抽取系数2来处理,等效为50M来采样。对AD来说,如果分辨率固定,采样频率越高,SFDR越大。如果你直接抽取了,单纯地降低了采样频率,就浪费了AD的性能,如果在抽取之前加一个半带滤波器,再抽取,SFDR就不会降低。A/D的量化bit数,决定了总的量化噪声,如果采样频率越高,量化噪声被平铺在更大的频率范围上,单位频率上的噪声就低了,所以提高采样频率可以增大SFDR。现在很多音频的A/D是96k,24bit,就是这个道理,按采样定律来说根本不需要96K来采样!如果你直接进行抽取,就会把高频率部分的噪声折回到低频率来,SFDR减低了,如果你先进行滤波,滤除高频率部分的量化噪声,再抽取,你的SFDR就没有改变。简而言之,抽取之前要有对应的滤波器,才不会减低SFDR,2倍抽取,就用半带滤波器,另外半带滤波器的一半系数为0,可以减低fir计算量,所以比较常用。 本帖最后由 haley 于 2014-4-11 11:21 编辑
gzhuli 发表于 2014-4-11 10:48
和LVDS FIFO这些都没关系,也不能直接抽取部分采样数据,RF抽取器需要对采样数据做数字下变频(Digital Dow ...
如果被采样信号有载频,需要做DDC,如果只是基带信号就不能做DDC了 haley 发表于 2014-4-11 11:17
如果被采样信号只是基带信号,没有载频,为什么要做DDC呢???
如果只有基带当然是不需要DDC,我原来不清楚AB超信号是什么特性,就按SDR的方法来说了,后来看了AD9674的手册,我说的和他问的不是一回事。 {:sweat:} haley 发表于 2014-4-11 11:15
在数字域抽取的前提是不产生混叠,比如说你的基带信号最高频率是20M,按照采样定律,可以用40M的采样频率 ...
这样一说有点儿懂了,还是自己懂的东西太少了,得多看看,马上快结课了就可以全部来做这个了,谢谢了。还有如果用FPGA的FIFO设置位宽14位,用50M的平率就可以直接采样了是吗? gzhuli 发表于 2014-4-11 11:24
如果只有基带当然是不需要DDC,我原来不清楚AB超信号是什么特性,就按SDR的方法来说了,后来看了AD9674的 ...
呵呵,我的思想还停留在以前的简单AD采样芯片,需要每个时钟信号移动一位来操作{:sad:} Lpdengsh 发表于 2014-4-11 12:20
呵呵,我的思想还停留在以前的简单AD采样芯片,需要每个时钟信号移动一位来操作...
这个芯片要签NDA才能拿到完整datasheet,你啥都不懂怎么拿的datasheet?给你datasheet的肯定懂的啊,问他不就是了。 gzhuli 发表于 2014-4-11 12:56
这个芯片要签NDA才能拿到完整datasheet,你啥都不懂怎么拿的datasheet?给你datasheet的肯定懂的啊,问他 ...
是我们签了那个NDA拿到的,不过看那个datasheet真没看太懂,只看到说超过65M得启用RF抽取器,但是抽取器的原理那些都没搞懂,这个又是串行输出,如果我用100M采样启用RF抽取器也有50M串行14bit,这个可以直接用FPGA的FIFO来接收数据吗?看了看FIFO都是并行的,感觉都没方向去下手弄这个 Lpdengsh 发表于 2014-4-11 13:25
是我们签了那个NDA拿到的,不过看那个datasheet真没看太懂,只看到说超过65M得启用RF抽取器,但是抽取器 ...
你签了NDA都找不到原厂FAE问?
FPGA接收LVDS的是SerDes。 本帖最后由 Lpdengsh 于 2014-4-11 14:36 编辑
gzhuli 发表于 2014-4-11 13:36
你签了NDA都找不到原厂FAE问?
FPGA接收LVDS的是SerDes。
这边的技术支持说他们也不懂让联系开发组,一直也没联系。谢谢,差不多搞明白了,之前一直想用ARM来接收9674的信号,一直也没搞懂这个,我们老师还是想用arm来做,用FPGA来做数据接收。
页:
[1]