论坛首页 › FPGA › 多个LOGIC_CELL_COMB模块被当做传输路径，timequest不满足？

atom100 发表于 2014-8-7 10:31:30

多个LOGIC_CELL_COMB模块被当做传输路径，timequest不满足？

多个LOGIC_CELL_COMB模块被当做传输路径，timequest不满足？
使用timequest 分析时序，发现有个setup时间不满足，查看chip planer 发现有三个LOGIC_CELL_COMB（4输入一个输出的组合逻辑，但输入只有一个） 当做传输路径 ，而造成时序不能满足要求，如何处理

jm2011 发表于 2014-8-7 10:54:32

关注一下，使用流水线？多周期？

atom100 发表于 2014-8-10 10:02:03

关键是 这 几个 LOGIC_CELL_COMB 在我的程序里是看不到的，想在中间 加寄存器 也加不了啊？

查看完整版本: 多个LOGIC_CELL_COMB模块被当做传输路径，timequest不满足？