求高精度频率产生方法
最近项目需要高精度的频率发生器，要求从0.1Hz到25MHz 全范围频率精度为0.1Hz，向各路神仙请教哈。 首先，你需要一个高精度时钟源…………至于分频，CPLD就可以做 zgxcom123 发表于 2014-5-9 23:39
首先，你需要一个高精度时钟源…………
至于分频，CPLD就可以做
嗯，谢谢回复哈，但分频的方法无法产生全范围的频率精度，比如时钟源为20MHz，那么要产生19.0000001Hz的频率就没有办法了，就算把时钟频率提高到CPLD的极限，也无法产生这样分辨率的频率了。
不好意思，描述有点问题，应该是高分辨率的频率发生器，非高精度哈。 colinzhao 发表于 2014-5-9 23:44
嗯，谢谢回复哈，但分频的方法无法产生全范围的频率精度，比如时钟源为20MHz，那么要产生19.0000001Hz的 ...
建议学习一下DDS的原理，你就会发现精度不是梦………………
Fout = (Fclk/2^N) * M
其中Fclk/2^N 是可以达到的分辨率 zgxcom123 发表于 2014-5-9 23:55
建议学习一下DDS的原理，你就会发现精度不是梦………………
Fout = (Fclk/2^N) * M
zgxcom123 是高人哈，正在学习哈，但DDS有个很大的数据表，实现起来估计要用不少资源了。
DRV8711步进电机驱动官方DEMO
colinzhao 发表于 2014-5-9 23:58zgxcom123 是高人哈，正在学习哈，但DDS有个很大的数据表，实现起来估计要用不少资源了。 ...
而且，看来唯一的方法就是使用DDS了。 colinzhao 发表于 2014-5-9 23:58
zgxcom123 是高人哈，正在学习哈，但DDS有个很大的数据表，实现起来估计要用不少资源了。 ...
我也是从其他高手那学的方法
一片EPM240貌似不算贵，至少相比于它能实现的精度而言 zgxcom123 发表于 2014-5-10 00:00
我也是从其他高手那学的方法
一片EPM240貌似不算贵，至少相比于它能实现的精度而言 ...
前段时间用AD9850做了实验，效果很好，精度也完全OK，但成本很高呀，AD9850从ADI网上上查到的报价是8刀多，折合六七十人民币，淘宝买10块钱一个的不怎么敢用。
而且AD9850外部还有个环形滤波器，比较占PCB，EMC也不好处理，所以就努力寻求其他的实现方式。 colinzhao 发表于 2014-5-10 00:05
前段时间用AD9850做了实验，效果很好，精度也完全OK，但成本很高呀，AD9850从ADI网上上查到的报价是8刀多 ...
这片子的出货量不小，价格没有那么贵的………………
如果仅仅是用来实现DDS，且又有体积要求，那么9850确实是比较好的方案选择
自己做出来体积会更大~
时钟，数字累加器，DAC，滤波，功率放大…… 一个都不能少
可以自个核算一下成本 为何9850在淘宝上面买模块那么便宜？？？7~8刀也太惊悚了吧？ 还是9850吧，据说便宜的是山寨片，但用起来区别不大。
不过奇怪的是只有9850便宜，参数更低的9833/9834和更高的9851都和官网美金报价接近，难道山寨就专做9850一个型号？ gzhuli 发表于 2014-5-10 02:08 还是9850吧，据说便宜的是山寨片，但用起来区别不大。 不过奇怪的是只有9850便宜，参数更低的9833/9834和更 ...
常用的量大的有优势，量小的肯定贵。 how old are you (怎么又是你啊)！我看你上个帖子的程序了。你的频率最高25M,CPU至少也得跑到这个数吧。51勉强可以，但是你程序肯定不行了，你要直接调整中断的值才行啊 gufeng722 发表于 2014-5-10 11:03
how old are you (怎么又是你啊)！我看你上个帖子的程序了。你的频率最高25M,CPU至少也得跑到这个数吧。51 ...
不要在纠结于51了 GPS驯服钟。 谢谢zgxcom123的回复哈，暂时就先用AD9850吧，同时再努力寻求其他的实现方法~~~~~~~ gufeng722 发表于 2014-5-10 11:03
how old are you (怎么又是你啊)！我看你上个帖子的程序了。你的频率最高25M,CPU至少也得跑到这个数吧。51 ...
涉及时钟的，最好还是用可编程逻辑器件，稳定可靠精度高，但如果是要用在dds上。。。。。直接买现成的更好 用量小的，好象价格都跟官方报价差不多。。。
用量大点的，水就深了
反正我用9834，一直比较贵
这个，你得弄一个高精度的时钟开始。。。。 cordic 算法 用CPLD完全可以实现，如EPM240，为什么说DDS非得建表？？！ 高精度调频调相，DDS是王道 0.1Hz到25MHz 全范围频率精度为0.1Hz
(1/25) * 0.1 = 4ppb，楼主准备怎么检验设计? 这个我会搞，呵呵 CPLD成本也不低吧，CORDIC资源需求大，查表要挂RAM/ROM，DAC估计就是R-2R了，还要个高速运放跟随，我很怀疑20块钱以内能做出来。 trueform。
uindex 发表于 2014-5-10 21:07
0.1Hz到25MHz 全范围频率精度为0.1Hz
(1/25) * 0.1 = 4ppb，楼主准备怎么检验设计?
验证主要是用频率计了，很多频率计可以测试这个呀。主要是分辨率问题，频率精度或者相位噪声这个主要是时钟源的问题哈。 aureole 发表于 2014-5-10 21:10
这个我会搞，呵呵
aureole高人能否赐教一二呢，这个问题折磨了我挺久咯。 gzhuli 发表于 2014-5-10 21:42
CPLD成本也不低吧，CORDIC资源需求大，查表要挂RAM/ROM，DAC估计就是R-2R了，还要个高速运放跟随，我很怀疑 ...
用CPLD或者FPGA做DDS的话，20块肯定做不出来的，不算CPLD\FPGA的价格，就外围的都要10块钱了，DAC、高速运放、高速比较器就这三样，10块钱以内选型就极为困哪。 本帖最后由 fjf02386104 于 2014-5-10 23:46 编辑
colinzhao 发表于 2014-5-10 23:26
用CPLD或者FPGA做DDS的话，20块肯定做不出来的，不算CPLD\FPGA的价格，就外围的都要10块钱了，DAC、高速 ...
感觉20块会非常困难，考虑FPGA内部RAM利用下，配个高速的并行DAC就不会便宜的，温补的晶振也是很大的开销，要是上原子钟的话就更没法控制了 colinzhao 发表于 2014-5-10 23:26
用CPLD或者FPGA做DDS的话，20块肯定做不出来的，不算CPLD\FPGA的价格，就外围的都要10块钱了，DAC、高速 ...
所以还是用20块的AD9850吧。 {:titter:} 安捷伦有矢量信号发生器 买一个 所有问题都解决了。精度不够，找安捷伦他丫的 glacier1 发表于 2014-5-10 12:35
不要在纠结于51了
楼主在另一个帖子发了他的程序，51搞的啊........ gufeng722 发表于 2014-5-12 22:07
楼主在另一个帖子发了他的程序，51搞的啊........
你干嘛，你发第一次我以为你发错了，N年没用51了，你还发第二个来了，晕。 我原来有做过一个类 似项目。
我说下我们的大体方案，供参考：
一个低噪声的100MHZ 恒温晶振， （-175dBc/Hz @100K）, 然后再经过二次3倍频的选频放大和一级900M选频放大，进用AD公司的 DDS分频吧，外部通过430的单片机做分频控制， 频率精度就可以做得很高了， 而且相位噪声也可以做得非常好，是应用在部队的无线通信系统里边的。
不过成本不低， 就那个100M恒温晶振，现在市面的价格应该在8000块左右了。。。 colinzhao 发表于 2014-5-10 00:00
而且，看来唯一的方法就是使用DDS了。
实际不需要表啊，输出模拟信号才用表，方波脉冲不需要啊 学习中的 DDS，对于相位稳定度有要求吗？ gufeng722 发表于 2014-5-10 11:03
how old are you (怎么又是你啊)！我看你上个帖子的程序了。你的频率最高25M,CPU至少也得跑到这个数吧。51 ...
即使有跑250M的51也做不到的。 一看你的头像就没有心情回帖了。换了吧。
页:
[1]