论坛首页 › FPGA › 用modelsim仿真，必须用testbench吗？

天堂，你的歌 发表于 2014-8-1 10:13:16

用modelsim仿真，必须用testbench吗？

不能直接编辑波形文件吗？ 如果不能的话，那么一个大的工程要写多长的testbenc啊？
求指教

cxhy 发表于 2014-8-1 10:19:12

如果你会编辑波形的话，麻烦教教我。谢谢，我也不喜欢写TB。

天堂，你的歌 发表于 2014-8-1 10:43:45

必须要写testbench啊，好吧~~~

flyfox8 发表于 2014-8-1 17:17:23

不是所有的激励都可以用波形表示的，虽然我也是菜鸟一枚。

合体后代 发表于 2014-8-1 19:26:33

只能用TESTBENCH，TESTBENCHEN更灵活一些，个人认为。

redroof 发表于 2014-8-1 20:32:06

呵呵，写波形其实比画波形快多了！

查看完整版本: 用modelsim仿真，必须用testbench吗？