论坛首页 › FPGA › CPLD assign的延迟问题

wangjun403 发表于 2014-8-21 19:50:04

CPLD assign的延迟问题

EMP240

两个引脚，clk_in,clk_out

clk_in输入为75MHz

assignclk_out = clk_in;

clk_out滞后clk_in 5ns

这正常吗？

RUANJI 发表于 2014-8-21 20:02:59

正常吧...这个是IO延迟了。

ahuang227 发表于 2014-8-21 20:04:37

选芯片的时候有延时的参数的啊，比如-5 ，-10的，就是最小5ns，最小10ns

wye11083 发表于 2014-8-22 11:34:30

ahuang227 发表于 2014-8-21 20:04 选芯片的时候有延时的参数的啊，比如-5 ，-10的，就是最小5ns，最小10ns

扯j8淡，别误导人。epm240是查找表结构，-5和-10只代表性能。5ns也只是理论延时，实际测量不同温度不同电压延时都不一样。

yuyu87 发表于 2014-8-26 19:02:07

太正常啦，         

查看完整版本: CPLD assign的延迟问题