atom100 发表于 2014-12-24 01:14:51

issi 的sram大家谁用过 ？

issi 的sram大家谁用过 ？
is61nlp102418b，使用125m的时钟，调试总是数据 不对？
延迟比datasheet多一个时钟周期，另外，中间也有数据某个bit不对 ？

wye11083 发表于 2014-12-24 01:21:53

不是延时少，你好好看看时序再发牢骚。数据不对很正常，因为ssram没有dll，读时序需要自己移相位。你不移相当然不能保证了。

atom100 发表于 2014-12-24 08:20:25

本帖最后由 atom100 于 2014-12-24 08:26 编辑

wye11083 发表于 2014-12-24 01:21
不是延时少，你好好看看时序再发牢骚。数据不对很正常，因为ssram没有dll，读时序需要自己移相位。你不移相 ...

哦，请教
我用的时钟周期是125mhz，我给sram的时钟比内部逻辑时钟移相3ns，
如果写入的话，ADV信号、 WE信号拉低后，
我直接 监控SRAM的地址总线接口和data总线接口，
看datasheet应该是 延迟2个clk后的data 总线上的数据就可以被写入，
但我的 是 延迟2个clk后的 数据不能被写入， 延迟3个clk后的 数据才能被写入；
另外 就是 我说的 我连续写入、读取 15个数据，这个15 个数据 中间的 某几个 数据的 某个位 不对，
我想，是不是 时序约束没有做好造成的 ？

postek 发表于 2014-12-24 08:20:32

焊接有问题么？

postek 发表于 2014-12-24 08:21:48

检查焊接，或者用逻辑分析仪看下数据

atom100 发表于 2014-12-24 08:28:07

数据某位不对，但是位置不是固定在某一个位上，我想 不会是焊接的问题吧

atom100 发表于 2014-12-24 08:29:02

那个 /OE信号 ，我是 一直拉低的，无论是读取还是写入，这个没有问题吧？

hecat 发表于 2014-12-24 08:41:37

本帖最后由 hecat 于 2014-12-24 08:43 编辑

125MHz的速度，做PCB板的时候已经需要考虑同步信号的走线长度匹配了。做不到等长，至少需要将差异控制在可接受范围内。

还有就是信号完整性问题，高速IO的驱动一般比较强，并行同步信号之间的干扰比较严重。做好同步信号的阻抗匹配，降低过冲，就可以减小干扰。

主控芯片和SRAM的电源和地也要处理好，尽可能地减小走线感抗，还要有效滤波。电源短时跌落或地抬高都会影响数据的传输。

wye11083 发表于 2014-12-24 09:01:30

atom100 发表于 2014-12-24 08:20
哦，请教
我用的时钟周期是125mhz，我给sram的时钟比内部逻辑时钟移相3ns，
如果写入的话，ADV信号、 WE ...

位不对是你IO时序有问题。延时是你算错了。你发命令之后到SSRAM接收到命令还要一个周期延时呢，别忘了这个。

myxiaonia 发表于 2014-12-24 09:11:50

我这个用sram是100M的没做等长，以太网50M却做了等长

下次绝对不能这样了切记切记

jungleyang 发表于 2014-12-24 09:15:56

是不是买到打磨片，上次我公司就是因为急，从淘宝买了一几十片，结果又5片有问题

atom100 发表于 2014-12-24 09:23:08

本帖最后由 atom100 于 2014-12-24 09:27 编辑

wye11083 发表于 2014-12-24 09:01
位不对是你IO时序有问题。延时是你算错了。你发命令之后到SSRAM接收到命令还要一个周期延时呢，别忘了这 ...

是用signal tap ii直接 监控的 fpga 连接sram的接口，我是第1个 clk发送的地址，第3个clk发送的数据没有被写入，
第2个 clk发送的地址，第4个clk发送的数据 可以被写入，
因为我是 直接监控的fpga 连接sram的io口，应该和下图 datasheet中的 时序图 一致才对吧？还有一个时钟的延迟吗？

传不了图啊 啊

biansf2001 发表于 2014-12-24 09:37:17

用过5128的

atom100 发表于 2014-12-24 10:05:58

biansf2001 发表于 2014-12-24 09:37
用过5128的

如果单字节 轮流 写入 或 读取的，/OE信号一直拉低 没问题吧？

biansf2001 发表于 2014-12-24 18:25:53

atom100 发表于 2014-12-24 10:05
如果单字节 轮流 写入 或 读取的，/OE信号一直拉低 没问题吧？

没问题，我是直接接地的

nipeiyuan 发表于 2014-12-24 20:19:41

用逻辑分析仪把数据、地址、clk等抓一下，看实际时序修改代码

skycomm 发表于 2014-12-25 11:45:52

这款ssram价格不菲吧？ 能否透露下价格

atom100 发表于 2014-12-25 23:32:16

哦，公司采购买的，价格 不知道啊

atom100 发表于 2014-12-25 23:34:47

时序的问题，约束了时序，数据各位都对了，
但要先将/OE信号置为1，第一个 总线DQ上的数据才能被写入

atom100 发表于 2014-12-26 10:37:12

biansf2001 发表于 2014-12-24 09:37
用过5128的

请教，你的 单字节读写的代码 能看看不？我的 一直不太对呢

spacefram 发表于 2014-12-26 10:58:23

看看布线是不是长度差得太远了。或者先减到66MHZ看看

麦田有怪圈 发表于 2014-12-26 11:03:00

atom100 发表于 2014-12-25 23:34
时序的问题，约束了时序，数据各位都对了，
但要先将/OE信号置为1，第一个 总线DQ上的数据才能被写入 ...

OE也要锁存数据的吧，好好看看datasheet

biansf2001 发表于 2014-12-26 13:52:19

我用的时钟50M，最大可能是60M吧
一个上升沿读，下一个上升沿写，交替。

huangxiaolpbany 发表于 2014-12-26 13:54:26

看成ISIS了

atom100 发表于 2014-12-26 15:12:53

本帖最后由 atom100 于 2014-12-26 15:14 编辑

biansf2001 发表于 2014-12-26 13:52
我用的时钟50M，最大可能是60M吧
一个上升沿读，下一个上升沿写，交替。

你的也有ADV 信号吧，这个信号怎么用的，我老用不好呢？
IS61NLP102418B只能突发写入或读取，一次突发事4个 字，如果只写入3个字，怎么控制不让最后一个写入呢？

wyq200704 发表于 2014-12-30 22:19:44

我觉得如果，如果要是怀疑硬件有问题，可以先考虑降低sram的速度。有个疑问：你的SRAM是异步的吧？

atom100 发表于 2014-12-31 10:56:24

我用的sram是 IS61NLP102418，带同步时钟的SRAM

honeybear 发表于 2014-12-31 13:18:20

有可能是你的某个等待的时间不满足要求，要仔细看Datesheet，看看是不是有不满足要求的地方

atom100 发表于 2014-12-31 14:00:35

感觉 还有可能signal tap ii 没有正确的将数据读取上来，
稍微改了一点代码，signal tap ii读取上来的数据 就有差别

flyfox8 发表于 2015-1-16 13:31:40

LZ可以先降低速度看看，低速跑稳定了，再慢慢向高速靠拢。
页: [1]
查看完整版本: issi 的sram大家谁用过 ？