请教使用SignalTap II Logic Analyzer卡死问题
SignalTap II Logic Analyzer这个会因为建立工程太复杂而卡死么?现在有个工程模块嵌套稍有点复杂,而且使用了DSPBuilder生成的HDL。新建SignalTap II Logic Analyzer文件时弹出窗口没事。一旦选择Clock,或者在Setup中添加检测变量时就卡死。请教各位有没有遇到类似问题,如何解决?
另外 Quartus II 11.0版本安装在C盘,现在C盘还有10G可用空间不知和这个有关系不。 解决了 http://www.altera.com.cn/support/kdb/solutions/rd01032013_883.html
页:
[1]