论坛首页 › FPGA › 请问一个正缘触发reset的问题

whatdavid 发表于 2014-12-26 14:59:06

请问一个正缘触发reset的问题

帶reset的計數器實現很容易程式大約是如下

//-------------Code Starts Here-------
always @(posedge clk or reset)
if (reset) begin
counter <= 16'b0 ;
end else if (counter < 16'd30000) begin
counter <= counter+1;
end

但是请问如果reset只接受正缘清除(只接受触发形式) 请问程式如何叙述比较合理

champion_yan 发表于 2015-1-22 17:50:16

//-------------Code Starts Here------- always @(posedge clk ) if (reset) begin counter <= 16'b0 ; end else if (counter < 16'd30000) begin counter <= counter+1; end

champion_yan 发表于 2015-1-22 18:04:09

always @(posedge clk )
begin
if (reset) begin counter <= 16'b0 ; end else if (counter < 16'd30000) begin counter <= counter+1; end

champion_yan 发表于 2015-1-22 18:06:28

always @(posedge clk )
begin
    if (reset)
    begin
       counter <= 16'b0 ;
   end
else if (counter < 16'd30000)
begin
      counter <= counter+1;
end
end

jjl3 发表于 2015-1-22 18:16:25

一般不会用沿去清寄存器的，因为综合后会把reset当作时钟的，一个寄存器不能有两个时钟的.

jarodzz 发表于 2015-1-23 02:45:51

always @(posedge clk or posedge reset)
以下相同，
這種叫作非同步reset

NJ8888 发表于 2015-1-23 08:54:17

工程中,楼主一定要这边沿方式,就写成一个时钟周期的正脉冲

查看完整版本: 请问一个正缘触发reset的问题