请教数字信号降采样及取包络问题
背景:利用FPGA做信号处理,主要是滤波和相关处理,原始信号600K,经带通滤波,混频、低通滤波,最终获得的信号是幅度成sinc函数调制的1-5K的正弦波信号问题:1.由于是多通道,原始信号600K,采样率使用2M,最后信号5K,使用50K即可,采样率从2M到5K如何实现?
2.最终需要使用获得信号的sinc包络斜率,如何取数字信号的斜率?
现有想法:针对问题1:采样率是由A/D决定的,对原始信号进行2M采样,因此带通滤波器数据输入速率也为2M,混频得到的为低频和高频两部分,所需为低频,因此降采样可以通过40个clk读一次寄存器实现,此时低通滤波器的数据输入速率为50K即可
针对问题2:最终信号为幅度调制的周期正弦信号,且调幅周期远小于信号周期,因此可以通过比较每个周期的最大值判断斜率,如每个正弦信号由100点组成,则可以通过比较相邻120个点的最大值来实现
请教各位以上想法可以行吗,另,各位是如何做的,谢了哈 差不多是这个思路。
求混频后的5K信号时,最好把2Msps的点全部利用起来,不然每取1个点,丢失39个点太可惜了。 powerplj 发表于 2014-9-10 10:34
差不多是这个思路。
求混频后的5K信号时,最好把2Msps的点全部利用起来,不然每取1个点,丢失39个点太可惜 ...
也就是低通滤波器的数据输入速率也是2M了?? 好像处理办法不对,你应当是用数学推导的算式混频得到低频然后DAC输出 NJ8888 发表于 2014-9-10 13:26
好像处理办法不对,你应当是用数学推导的算式混频得到低频然后DAC输出
混频是没问题的,低频送至DAC,输出的将是连续的幅度调制的周期正弦信号,DAC只是将数字信号转换成了模拟信号,并没有取出包络,DAC后仍然需要考虑斜率检测的事情
页:
[1]