FPGA里面能不能用递归。
本帖最后由 路人甲被注册了 于 2014-8-17 03:04 编辑在Verilog语言里面尝试用函数递归。
quartus提示: failed to elaborate task or function "fft"
ise提示:
Function 'fft' has iterated 64 times. Use "set -recursion_iteration_limit XX" to iterate more.
(卧槽,是在.xst文件里面改吗?改了后点综合按钮又没有了,要怎么改???)
建议楼主不要用搞软件的思维来做FPGA 本帖最后由 xieyudi 于 2014-8-17 09:25 编辑
FPGA? 递归? 在task里边用了寄存器, 构成流水线? 用状态机吧,稍微复杂一点的逻辑只能靠状态机了 完全可以
页:
[1]