谁用了 16550 UART IP CORE的啊?在线等大虾帮忙
不知道怎样进行仿真…… 为什么按照wishbone的总线协议去定义输入波形 没有输出呢?谁能说说太感激了 如果你不是要使用16C550的完全功能,建议你还是只看懂发送和接收的那两个程序,关键在于和fifo的对接,其他的设置起始都可以重新写的! 还是自己写一个吧,opencore的参考一下还可以,要使用就得读懂 给你一个可用的。H16550_Verilog_2.0V(文件大小:377K) (原文件名:H16550_Verilog_2.0V.zip) 不错 感谢呵! 用ACTEL器件,有16550的IP。 因为芯片已经定下来了. 用的EP2C8. 上面那位仁兄发的是CAST的UART IP 但是编译不能通过 把几个文件的属性改为SYSTEMverilog了不然错误更多.
Error (10170): Verilog HDL syntax error at uart_fifo_altera.v(96) near text "=";expecting ".", or "("
为什么会出现这个错误呢?上面那位仁兄能说说有哪些需要设置的吗?谢了. OK了,有结果. 有点语法错误. 一块来聊 523225358 如果在自己的verilog中使用uart软核,怎么去控制这个软核? 感谢楼主,好东西呀!
页:
[1]