amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 请教时序分析问题?
atom100
发表于 2014-4-23 08:12:22
请教时序分析问题?
本帖最后由 atom100 于 2014-4-23 08:23 编辑
请教大家
刚开始学 时序分析,下面的 data required为何距离latch edge锁存时钟 好几个时钟周期之后?
一般我看到的资料上 都是 像下面 图2、图3那样, 图1中的data required(在多个latch时钟沿之后) 也是不满足 图2、图3中的 建立时间和保持时间要求啊?
图1
图2
图3
jm2011
发表于 2014-4-24 10:33:37
你是不是没有设置时钟啊?看你的时钟周期为1ns,就是1G的频率?
页:
[1]
查看完整版本:
请教时序分析问题?