S3E Starter DDR 布线参考
本帖最后由 shangdawei 于 2012-3-28 11:06 编辑GERBER ( PDF 格式 )
线路图 ( PDF 格式 )
DDR TSOP66 芯片引脚图
DATA 数据线以及串联的电阻靠近 DDR芯片, 放在背面,
其中黑色为时钟反馈线
地址线以及串联的电阻, 靠近 FPGA 一些
CAS RAS WE (串联的电阻靠近 FPGA ) 和地址线
CS BA0 BA1 : 串联的电阻靠近 DDR
DQS : 串联的电阻靠近 DDR
CK,CK#,CKE : 串联的电阻靠近 DDR
DQM : 串联的电阻靠近 FPGA
电路板图片
电阻分布
WE RAS CAS : 电阻靠近 FPGA
ADDR : 电阻在两者中间,更靠近 FPGA 一些
DATA, DQS, DQM : 电阻靠近 DDR
CK, CK#, CKE : 电阻靠近 DDR
CS, BA0, BA1 : : 电阻靠近 DDR
所有线应该都做了等长处理, 时钟对差分走线.
时钟反馈线大概是时钟线长度的1/2左右吧
关于 CS, BA0, BA1 : : 电阻靠近 DDR 以及 ADDR : 电阻靠近 FPGA 一些 的疑问
CS, BA0, BA1 这个三个信号和其他ADDR 信号, 有区别吗?电阻位置有所不同
学习,官方板的资料不错 这是官方的布线设计,非常好的工程参考资料。 使用TQFP的FPGA + TSOP 的DDR 没有BGA焊接的麻烦, 同时也有不错的性能
[亮骚] 给OMAP3核心板做了个底板,XC3S50AN+DDR,能推TFT 24位色17、19、22高分大屏。
http://www.ourdev.cn/thread-4011521-1-1.html
还是DDR2和DDR3好啊,有ODT,DDR外面的那些电阻十分麻烦。 Interfacing Micron DDR2 Memories to Xilinx Spartan-3A/AN FPGAs: A Step-By-Step Guide
也加了不少电阻
mark
标记下学习 不错,谢谢分享! 照你这个布线,在S3E上跑DDR,能跑多快?
页:
[1]