shangdawei 发表于 2012-4-16 08:26:02

S3E Starter DDR 布线参考

本帖最后由 shangdawei 于 2012-3-28 11:06 编辑

GERBER ( PDF 格式 )

线路图 ( PDF 格式 )

DDR TSOP66 芯片引脚图

DATA 数据线以及串联的电阻靠近 DDR芯片, 放在背面,
其中黑色为时钟反馈线





地址线以及串联的电阻, 靠近 FPGA 一些


CAS RAS WE (串联的电阻靠近 FPGA ) 和地址线


CS BA0 BA1 : 串联的电阻靠近 DDR
DQS : 串联的电阻靠近 DDR
CK，CK＃，CKE : 串联的电阻靠近 DDR

DQM : 串联的电阻靠近 FPGA



电路板图片



电阻分布




WE RAS CAS : 电阻靠近 FPGA

ADDR : 电阻在两者中间,更靠近 FPGA 一些

DATA, DQS, DQM : 电阻靠近 DDR
CK, CK#, CKE : 电阻靠近 DDR
CS, BA0, BA1 : : 电阻靠近 DDR

所有线应该都做了等长处理, 时钟对差分走线.
时钟反馈线大概是时钟线长度的1/2左右吧


关于 CS, BA0, BA1 : : 电阻靠近 DDR 以及 ADDR : 电阻靠近 FPGA 一些 的疑问

CS, BA0, BA1 这个三个信号和其他ADDR 信号, 有区别吗?电阻位置有所不同





simon51 发表于 2012-4-16 09:48:49

学习,官方板的资料不错

pocker5200 发表于 2012-4-16 11:09:56

这是官方的布线设计，非常好的工程参考资料。

shangdawei 发表于 2012-4-16 11:54:36

使用TQFP的FPGA + TSOP 的DDR 没有BGA焊接的麻烦, 同时也有不错的性能


[亮骚] 给OMAP3核心板做了个底板，XC3S50AN+DDR，能推TFT 24位色17、19、22高分大屏。
http://www.ourdev.cn/thread-4011521-1-1.html


ycwjl728 发表于 2012-4-16 12:14:45

还是DDR2和DDR3好啊，有ODT，DDR外面的那些电阻十分麻烦。

shangdawei 发表于 2012-4-16 13:47:44

Interfacing Micron DDR2 Memories to Xilinx Spartan-3A/AN FPGAs: A Step-By-Step Guide

也加了不少电阻

LK9286 发表于 2012-4-27 16:18:54

mark
标记下学习

huqiming588 发表于 2014-4-9 13:31:04

不错，谢谢分享！

flyaudio 发表于 2014-4-15 14:35:30

照你这个布线，在S3E上跑DDR，能跑多快？
页: [1]
查看完整版本: S3E Starter DDR 布线参考