amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› FPGA时钟消耗问题
zcy0517
发表于 2014-5-3 09:44:05
FPGA时钟消耗问题
always @(posedge clk or negedge rst)
if(!rst) flag<=0;
else
begin
case(t):
0:if(temp1) flag<=0; else flag<=1;
1:if(temp2) flag<=1; else flag<=0;
endcase
我想请问一下红色部分要执行,会消耗多少的clk?
页:
[1]
查看完整版本:
FPGA时钟消耗问题