怎样保证FPGA的MAP方式和route路径不变？
RT， 最近发现个问题，FPGA 在调试好某个功能后，再新加入一个与之前完全不想干的模块（他们只共用系统时钟和复位信号）后，之前的模块功能便不能用了，或多或少的被影响了，仿真也没什么问题。查看RTL 电路连接也正确。觉得是优化什么之类的问题，但不知道具体是什么问题，所以想请教大家。
使用环境： ISE13.1 时序没做约束吧，呵呵。 wye11083 发表于 2014-4-29 18:38
时序没做约束吧，呵呵。
做了少许约束，但是频率不高啊，应该不约束也能用的。系统时钟在 80MHZ 浮华一生 发表于 2014-4-29 18:46
做了少许约束，但是频率不高啊，应该不约束也能用的。系统时钟在 80MHZ
要么 就是程序问题。 应该是被优化了、仔细检查下 浮华一生 发表于 2014-4-29 18:46
做了少许约束，但是频率不高啊，应该不约束也能用的。系统时钟在 80MHZ
80MHz频率不高？对老点的片子来说，很高了！！
你以为每个FPGA都能过80MHz啊？当你共用复位时，复位线延时很大的！因此，你要么把复位接到GCLK上面，要么多用局部复位线。80MHz，不低。要知道我一个Spartan-6的设计连75MHz都跑不到，只因牵扯到IOB。 wye11083 发表于 2014-4-29 20:05
80MHz频率不高？对老点的片子来说，很高了！！
你以为每个FPGA都能过80MHz啊？当你共用复位时，复位线延 ...
能详细说说你的问题吗？我用的也是spartan-6 谢谢。 80MHz对spartan 6来说确实不高，如果达不到只能说明你的结构有问题 zkf0100007 发表于 2014-4-30 10:38
80MHz对spartan 6来说确实不高，如果达不到只能说明你的结构有问题
看了时序报告，布线延时都有15ns 的，而且还不少。80MHZ 还是不能容忍吧。 布线延迟15ns，那最高频率才66MHz zkf0100007 发表于 2014-4-30 10:55
布线延迟15ns，那最高频率才66MHz
不知道你这个是怎么算的啊？ zkf0100007 发表于 2014-4-30 10:55
布线延迟15ns，那最高频率才66MHz
一般是时钟的上升沿进行数据采集，时钟是80MHZ， 延时都超过一个时钟周期了啊，本来该当前周期采集到的，却要等到下一个周期才能采集到。。。66MHZ 你直接算的15ns 延时的周期么？ 最大延迟就是关键路径，决定了系统的最高运行频率，如果80MHz不在关键路径上，虽然最高频率只有66MHz也没关系
页:
[1]