论坛首页 › FPGA › 为啥子信号输出不成周期性？

zcy0517 发表于 2014-4-20 19:18:25

为啥子信号输出不成周期性？

为什么cmosclk前半段的信号这么惨，没有周期性。程序如下：
module ToRGB(                rst_n,
                                                href_in,pclk,
                                                dat_in,
                                                Dat,flag);
input rst_n;
input href_in,pclk;
input dat_in;
output Dat;
output flag;



reg Dat;
reg Dat_r;
reg flag;



reg href_in_buff1;
reg href_in_buff2;
wire href_down_req;
always @(posedgepclkor negedge rst_n)
if(!rst_n)begin href_in_buff1<=0;href_in_buff2<=0;end
else begin
href_in_buff1<=href_in;
href_in_buff2<=href_in_buff1;
end
assign href_down_req = ~href_in_buff1 & href_in_buff2; //下降沿为1


always @ (posedge pclk or negedge rst_n)
if(!rst_n) begin flag<=0;Dat<=0;Dat_r<=0;cnt1<=0;end
else if(href_down_req) flag<=1;               
else if(flag==1)
                begin
                flag<=~flag;
                Dat_r<=dat_in;
                end
      else if(flag==0)
                          begin
                          flag<=~flag;          
                          Dat<={Dat_r,dat_in};
                          end


endmodule

1ongquan 发表于 2014-4-20 19:51:09

这个东西还是看RTL图比较直观

skyxjh 发表于 2014-4-20 20:52:54

你这个CMOSCLK信号与你的代码无关吧

zcy0517 发表于 2014-4-20 21:26:36

cmosclk就是那个flag

Codoox 发表于 2014-4-21 11:47:37

查看一下rst_n复位信号是不是稳定？ 还有从图看pclk本身就不稳定

skyxjh 发表于 2014-4-21 23:29:23

always @ (posedge pclk or negedge rst_n)
if(!rst_n) begin flag<=0;Dat<=0;Dat_r<=0;cnt1<=0;end
else if(href_down_req) flag<=1;//href_req下降沿flag置1，此时不读数据
else if(flag==1)//href_req下降沿的下一个pclk上升沿时读入dat_in数据的低4位
    begin
    flag<=~flag;
    Dat_r<=dat_in;
    end
else if(flag==0)//紧跟着的下一个pclk上升沿读入dat_in数据（低8位），与上一周期采样的数据（高4位）组成12位数据
    begin
    flag<=~flag;         
    Dat<={Dat_r,dat_in};
    end
你这个逻辑好像有问题，只有href_req下降沿到来的时刻能正确采样12位数据，而其它时候数据的高4位是不变的，只改变低8位。你希望的逻辑是这样的吗？

skyxjh 发表于 2014-4-21 23:38:50

是不是应该改成这样：
always @ (posedge pclk or negedge rst_n)
if(!rst_n) begin flag<=0;Dat<=0;Dat_r<=0;cnt1<=0;end
else if(href_down_req) //href_req下降沿flag置1，读数据高4位
   begin
   Dat_r<=dat_in;
   flag<=1;
   end
else if(flag==1)//href_req下降沿的下一个pclk上升沿时读数据的低8位
    begin
    flag<=~flag;
    Dat<={Dat_r,dat_in};
    end
每个href_req下降沿只读一次数据

查看完整版本: 为啥子信号输出不成周期性？