liliana 发表于 2012-3-29 19:34:38

我想用FPGA设计一个DDS，怎么进行管脚恩分配和时序约束啊？

{:smile:} 我想用FPGA设计一个DDS，怎么进行管脚分配和时序约束啊？管脚分配和约束要注意哪些问题？要去学些什么东西啊？请各位前辈指教~~~~

NJ8888 发表于 2012-3-29 20:24:49

不用管，DDS速度不算高

liliana 发表于 2012-3-30 13:12:19

NJ8888 发表于 2012-3-29 20:24 static/image/common/back.gif
不用管，DDS速度不算高

嘿嘿...进行管脚分配时，我可不可以QUARTUS II 布局布线默认的管脚啊？

NJ8888 发表于 2012-3-30 16:43:58

我用XILINX,不了解QUARTUS

tangkuan660 发表于 2012-3-30 17:01:48

当然不能用默认管脚,QUARTUS软件布的管脚与你的电路原理图上的连接DA的管脚肯定对不上的.
如果仅仅用于看看资源,还是可以的.

fishplj2000 发表于 2012-4-1 08:16:26

要先按原理图分配好Pin，才能做时序约束吧，时序约束入门推荐你看“特权”同学的blog，
Mentor的Pads和Expedition里面的工具集IOdesigner，Dxdesigner，Layout(Pads/EE)可以方便的进行FPGA的PCB/SCH的PIN调整

liliana 发表于 2012-4-5 16:21:19

tangkuan660 发表于 2012-3-30 17:01 static/image/common/back.gif
当然不能用默认管脚,QUARTUS软件布的管脚与你的电路原理图上的连接DA的管脚肯定对不上的.
如果仅仅用于看看 ...

那我可以用什么方式进行管脚分配啊？{:shocked:}

liliana 发表于 2012-4-5 16:23:10

fishplj2000 发表于 2012-4-1 08:16 static/image/common/back.gif
要先按原理图分配好Pin，才能做时序约束吧，时序约束入门推荐你看“特权”同学的blog，
Mentor的Pads和Expe ...

是不是i就是说我管脚分配好了，再用那个工具进行调整？

liliana 发表于 2012-4-5 16:23:37

NJ8888 发表于 2012-3-30 16:43 static/image/common/back.gif
我用XILINX,不了解QUARTUS

好滴~谢谢你！

liliana 发表于 2012-4-5 16:28:09

fishplj2000 发表于 2012-4-1 08:16 static/image/common/back.gif
要先按原理图分配好Pin，才能做时序约束吧，时序约束入门推荐你看“特权”同学的blog，
Mentor的Pads和Expe ...

那位“特权”同学的blog,怎么看啊？在哪啊？等待指点......{:lol:}

fishplj2000 发表于 2012-4-5 18:36:37

liliana 发表于 2012-4-5 16:28 static/image/common/back.gif
那位“特权”同学的blog,怎么看啊？在哪啊？等待指点......

http://bbs.ednchina.com/BLOG_ilove314_178509.HTM
呢称：ilove314   文章(392)   访问(1501962)   评论(1469)   投票(101)   订阅本博RSS
介绍：   在实践中学习，在实践中思考，在实践中总结，在实践中提高；也许，在特权同学的原创博文中会有一些不成熟的思考和文字，也非常期待各路好手分享自己的看法和见解，特权在此先谢过了！～_～
    你们必认识真理，真理必叫你们得以自由。And you shall know the truth, and the truth shall set you free. ----John 8:32

liliana 发表于 2012-4-5 21:09:58

fishplj2000 发表于 2012-4-5 18:36 static/image/common/back.gif
http://bbs.ednchina.com/BLOG_ilove314_178509.HTM
呢称：ilove314   文章(392)   访问(1501962)    ...

{:lol:} {:lol:}   谢谢咯~~~

riverblue2010 发表于 2012-4-6 19:00:25

跟据电路图直接配置就可以

liuhuancz03 发表于 2014-5-19 19:33:53

好像之前在学校搞得DDS没有理会过时序约束什么的，都是直接硬上
页: [1]
查看完整版本: 我想用FPGA设计一个DDS，怎么进行管脚恩分配和时序约束啊？