用FPGA做DDS信号源的时候频率分辨率如何能达到1Hz?
感觉增加地址的增量做不到啊。。 增加相位累加器的长度啊 楼主你得先说说你是怎么做的,不然别人咋讨论咧? 难点应该在于高频吧?低频会有什么瓶颈啊? 要么提高频率要么增加频率控制器的位宽 DDS的频率分辨率为fs/2^b, 式中fs为采样率, b为相位累加器位数, 2^b为余弦查找表长度. 楼上说得对,像ADI的AD9852,48位FTW。以300MHz内部时钟运行时,频率调节分辩率为1uHz 全频阻塞干扰 发表于 2014-4-28 00:19
要么提高频率
要么增加频率控制器的位宽
提高频率,只会让分辨率更加低。。 FuARM 发表于 2014-5-18 13:55
提高频率,只会让分辨率更加低。。
失误了。。。。。
页:
[1]