初学做了个高斯白噪声模块，但不会约束，求指导
初学fpga两个月，蹭了别人项目组的小模块做了一下，产生高斯白噪声，信号是作为音频输出的。结构框图如下：
mseq模块->生成m序列状态，共16级移位寄存器，当然级数可以更高，序列独立性会更好
next是数据产生的使能信号，当cs拉高DA转换完成后开始生成新的m序列状态
start是数据产生的同步信号，生成新的m序列状态后，start拉高一个时钟周期，告诉DA模块要传送数据了
mapping模块->将m序列映射为服从高斯分布的序列
ltc1655_test模块->DA转换
问题一：
在做fft时，低频段的幅度明显比高频段的要高，这好像不符合高斯白噪声的PSD要服从均匀分布这一条吧？请问是什么问题？
问题二：
程序可以烧到板上跑，但是TimeQuest报告有时序问题，我只约束了clk和sck这样的时钟。
现在对什么时候需要做时序约束和什么时候不用做时序约束，该怎样做约束的概念还是很模糊，求好心人指导，谢谢！
m序列如何对应高斯分布的 DA频率跑多快？
靠近DA clk/2的时候应该是会衰减才对。
而且你这个图如果变成log横轴，看起来应该会感觉更像。
高斯白噪声要从"高斯"和"白"两个方面去验证, 通过统计直方图看是否"高斯", 通过频谱看是否"白";
从图中看, 明显不够"白". 本帖最后由 sungngai 于 2014-5-3 20:53 编辑
yuhang 发表于 2014-5-2 22:51
m序列如何对应高斯分布的
大神你好！
画出以标准正态分布累积分布函数F(x)为横轴，可能取到的值X为纵轴的对应曲线，就像这样，其实就是讲标准正太分布坐标轴x F(x)反过来
将m序列归一化到，令其均匀分布在上图的横轴，若给出一个m序列状态，利用上图求得对应的值 philoman 发表于 2014-5-3 14:16
高斯白噪声要从"高斯"和"白"两个方面去验证, 通过统计直方图看是否"高斯", 通过频谱看是否"白";
从图中看,...
可能真的是模块有问题，mapping模块是一大堆用于计算的组合逻辑，有延时大的问题，现在在看multicycle path的资料 好复杂呀，好好学学得。
页:
[1]