FPGA接高速AD出现问题
cyclone iv接采样率200M的ADC08200,用示波器测试ADC输入到FPGA引脚的数据线,发现出现类似振铃的信号,很严重,应该是阻抗匹配出现问题,而FPGA里面只有片内串行终端电阻,我这样的情况应该要用并联终端匹配吧?或者在ADC的输出端接串行终端电阻,而FPGA端就不用接。还是两边都要接?能否用FPGA的上拉电阻来代替并行终端匹配电阻?。 一般接串行终端电阻方便点 fpga输入一般为smitter触发器,不用担心。要是不放心,就用差分信号,或者用sstl。 08200的输出缓冲器大约等效7 Ohm输出阻抗。在源端串接43 Ohm匹配电阻应该可以保证接收端信号质量。源端即便看到反射也没有关了。另外你的PCB走线做阻抗控制了么?
页:
[1]