- 请教个Verilog的问题,困扰了两天了 (5篇回复)
- Quartus软件能输出画板子用的原理图文件吗,省的自己做封装了。 (4篇回复)
- 【请教】怎样设置SignalTap,可以从复位开始时刻就存储采样数据?谢谢! (3篇回复)
- altera的usb下载线哪种好? (2篇回复)
- PWM——LED。。。。呼吸的LED (7篇回复)
- NIOS又遇到问题了,谁来帮忙! (4篇回复)
- 修改verilog文件里的parameter后,原理图中对应的symbol上面的那个参数表为什么没有变 (10篇回复)
- 有人用Cyclone III 吗? (10篇回复)
- Show下我做的FPGA开发板,包含USB JTAG! (17篇回复)
- 小弟拜谢啦,高手都来啊!!! FPGA嵌入ip核问题 (6篇回复)
- FPGA嵌入式 (10篇回复)
- 谁也网口传输硬件设计的资料啊 (7篇回复)
- 请问下,关于NIOS II中提示There are no Nios II CPUs with debug modules..... (3篇回复)
- 关键词:CPLD 8051 OV7660 液晶(一起玩吧) (12篇回复)
- 用ADC0809采集数据,用DAC0832读出来 用的是CPLD 大家帮看下问题哦 (1篇回复)
- JFET的一个问题 (1篇回复)
- TRULY-C TSF6432 资料 (0篇回复)
- 大家帮忙看看,波形上的毛刺哪里来的呢? (16篇回复)
- 有个项目需要高速实时多路采样,想用FPGA做 (1篇回复)
- 8位总线分两次传16位数据,用cpld 接收如何区分高低位问题! (2篇回复)
- 急求!!!ISE 时序仿真,setup time 报错 (0篇回复)
- ucgui的问题 (2篇回复)
- [学习笔记] 他和它的故事 之 Verilog HDL 整数乘法器 (11篇回复)
- 谁给和谐个dsp_builder91sp2 lisence (0篇回复)
- 针对要求如何选择fpga,大家拍砖 (5篇回复)
- 用verilog写的支持360-----EP2C8点亮OLED (16篇回复)
- ALtera quartus 10.0安装后并口blaster ii jtag不能使用!请高手指点! (4篇回复)
- Verilog学习笔记- 综合练习-基于SF-EP1V2的SMG接口设计[目前连载中] (23篇回复)
- 碰到一个奇怪现象,求高人解释!fpga AS模式下载时出现的问题! (0篇回复)
- 请大家帮看看这段Verilog的问题 (5篇回复)
- modelsim秒级仿真 (1篇回复)
- RAM到底怎么用,RAM和ROM的根本区别是什么? (3篇回复)
- 谁有Spartan3e开发板中usb下载器那一块的原理图啊 (4篇回复)
- 刚拿到手的spartan-6 ,秀一下! (5篇回复)
- micblaze内UART的波特率可以自己设定吗? (2篇回复)
- DE2开发板遇到的难题 (0篇回复)
- 新手CPLD时序问题 (9篇回复)
- 问个不起眼的问题 ,output的reg赋值为高阻可以输出高阻吗? (6篇回复)
- 求助,DE2列子问题。。。。。。。。。。。。。。求高手指点,在线等答复 (0篇回复)
- 请问CPLD的最小化系统和单片机差别是什么啊? (3篇回复)
- 如何反编译ISPLSI1032E器件的JED文件。 (0篇回复)
- 這世界咋啦?瘋狂的大學生! (15篇回复)
- win7下可以运行哪几个版本的quartus ii? (12篇回复)
- 求教 关于时钟约束的问题 (4篇回复)
- 请各行业的精英们从应用领域,发展动向.......等方面分析 一下Nios II 以及SOPC在未来 (6篇回复)
- 求助高手发表一下自己的观点 (6篇回复)
- 关于function block和管脚分布问题 (0篇回复)
- verilog程序中的一个问题,大家帮忙看一下~谢谢~~ (0篇回复)
- 有人在altera大学计划买过DE0吗? (7篇回复)
- 这个芯片可以用FPGA实现吗? (11篇回复)
- 集成FPGA Intel推首款可自定义处理器 (10篇回复)
- 用什么工具编辑输入HDL文本? (12篇回复)
- 大家都焊过电路,但你在焊电路时肯定没有如此曲折过...... (7篇回复)
- 用CPLD做TFT驱动,用什么型号RAM好? (38篇回复)
- 关于always @ () 的问题 (6篇回复)
- 求助:Quartus 下载后,CPLD需要重上电才能运行新程序? (2篇回复)
- 初学CPLD,问一个弱的问题 (1篇回复)
- 关于Nios II的数据类型的一点想法 (1篇回复)
- 关于硬件乘法器的使用的一些疑问 (3篇回复)
- 请问有没有用CPLD/FPGA调制过用于时间统一中的IRIGB-B码的朋友?请教几个问题。 (1篇回复)
- 建议阿莫开辟一个SOPC的分栏 (7篇回复)
- 求dspbuilder 9.0 Sp2 的破_解 (3篇回复)
- 菜鸟求解,时钟和电源电路连接正确与否(简单开发板) (0篇回复)
- 【请教】新手关于dsp builder的问题, 附送quartus II & dsp builder 6.0-9.1 全 (1篇回复)
- 求个小巧点的FPGA下载软件 (3篇回复)
- 请问EPM240GT100现在啥价位?1k (5篇回复)
- 我的Quartus II 6.0 建立的文件为什么每次编译都出 full compilation was NOT succe (6篇回复)
- nios 的dma中断问题 (0篇回复)
- 请问EP2C8 208 第108脚能不能作普通IO用? (5篇回复)
- quartus 编译时出现 Error: Current license file does not support the EP2S15F484 (3篇回复)
- [请教] 二进制ASK解调电路故障 (3篇回复)
- 请教用ARM7给FPGA复位的一个问题,如何才能稳定的完成复位操作? (3篇回复)
- FPGA如何硬件延时? (8篇回复)
- 请问 cyclone II 的FPGA 是用SRAM配置的吗?? (1篇回复)
- 【求助帖】天津xilinx fpga竞赛题目已经出了,麻烦大家帮分析一下!!! (2篇回复)
- NiosII9.0SP2 flash programmer 失败 (0篇回复)
- Cyclone3 AS模式可以下载但是程序不能运行,jtag也不能调试 (2篇回复)
- Intel也做代工 22nm工艺造高性能FPGA (8篇回复)
- QuartusII 10.0sp1的并口下载线驱动怎么还和10.0一样有bug呀 (8篇回复)
- QuartusII91 CRACK破_解文件 (3篇回复)
- 菜鸟求助:仿真错误,请高手赐教 (9篇回复)
- VHDL写状态机的一个问题,希望大家注意 (1篇回复)
- 请问FPGA板子程序可成功下载,但程序不运行时什么问题 (8篇回复)
- 【求指导】FPGA学习方向 (1篇回复)
- NIOS 软核时钟设计是100M 现在变成了76.52M是什么问题?请高手指点下 谢谢!! (3篇回复)
- dspsharc老弟,我想找你,麻烦你给我发个邮件 (16篇回复)
- Verilog中#?延时是怎么来的?是依靠那个时钟呢 ? (4篇回复)
- 求4*4矩阵键盘的建模方法? (0篇回复)
- 一个关于EPM240的JTAG下载口的问题 (4篇回复)
- quartus ii 一个完整的设计例子 (17篇回复)
- ISE 和EDK怎么联系起来用啊。它们IP可以相互调用? (5篇回复)
- 买FPGA开发板有谁能指导一下吗? (37篇回复)
- 请教关于vhdl进程的问题 (2篇回复)
- 帮帮我:例化的ram作为外设,NIOSII 如何对其进行读写 (1篇回复)
- 求助 verilog 分频程序 ,望高手指点,急急急啊·~~~~谢谢啦 (4篇回复)
- 阻塞赋值和非阻塞赋值,综合出来硬件上的区别?? (5篇回复)
- 请教关于vga显示的问题 (12篇回复)
- NIOS 是读 ni ao si 还是读 nai ao si呢 (12篇回复)
- NIOS查看存储器的值 (1篇回复)
- 请教各位大侠:一个输出口(out)能驱动多个输入口(in)吗? (4篇回复)